~轉貼~
通過遊戲策劃階段防治遊戲外挂
網路遊戲外挂的名字一提起來是讓很多網路遊戲從業者和玩家都很憤怒的一件事，正是這些網路遊戲外挂讓我們遊戲從業者天天背著眾多玩家的責罵不說，更不可原諒的是我們辛苦的勞動成果遭受到了摧殘，並且還要和因為網路遊戲外挂而帶來的諸多遊戲問題，而經常的加班加點的工作，讓我們失去了更多開創新產品和後續作品的時機，還要耗費大量的人力物力與那些遊戲外挂進行週旋。更有因為網路遊戲外挂使網路遊戲公司所運營的遊戲最終關閉，最嚴重的就是網路遊戲運營公司也隨之關門。由此可見網路遊戲外挂它所影響的已經不僅僅是一款遊戲的平衡性問題，它已經開始影響了我們遊戲從業者的工作和生存的問題了。在網路上經常可以看到眾多遊戲行業的策劃人士在大談如何設計遊戲的內容可玩性，遊戲系統的設定等遊戲自身的一些問題。而對於網路遊戲存在的外挂問題卻一直沒有過多的討論，看到的文章大多只是在那裏大罵遊戲外挂以及譴責那些遊戲外挂的製作人或製作公司。那麼在我們一心的專研遊戲的可玩性，玩家的市場資訊以及遊戲的贏利模式時，是否也可深思一下在遊戲設計之初就開始思考遊戲外挂的防治方式了？
讓我們先來看看現在眾多的網路遊戲運營商們是如何作的呢？現在的網路遊戲剛剛開始運營就都在官方的主頁上寫著請大家自覺遵守遊戲規則，杜絕使用遊戲外挂，以及對使用遊戲外挂者相對嚴重的處罰條例的一些文章，一方面拿起法律的武器對公司的權力進行保護，等遊戲外挂出現以後，進行相對應的遊戲程式修補對遊戲版本進行升級。可以說現在的網路遊戲運營商所用方式大多是被動的防禦，或者是從道德上來進行一種對遊戲外挂反擊的宣傳，但效如何呢？在此不作評價，到各個網路遊戲的論壇裏看看就知道結果了。當遊戲外挂真的出現了，如果在外挂進入到遊戲當中剛開始時就作一些應對措施進行補救效果可能會好些，但是隨著大量的玩家都開始使用外挂時，遊戲公司就會面對這樣一個嚴重的問題，對使用外挂的玩家帳號到底是封還是不封，封遊戲外挂對使用外挂的玩家嚴懲的話可能會讓遊戲失去大量的玩家，不封遊戲外挂那麼公司從遊戲中所得到利潤會大大的降低。甚至有時在遊戲中會有數種外挂同時對遊戲進行侵擾。當然遊戲運營公司對外挂的態度還會有其他因素在此就不作過多的討論。我們也知道在後期對遊戲外挂進行管理時的成本是相當高的，
今天我打算從五個方面探討一下對網路遊戲外挂的一些思考，希望能夠對各位讀者有一個拋磚引玉的效果，讓我們的遊戲事業可以作的更好，走的更快。以下所列出來的條目，只是一些相對重要的因素，並沒有列的太全，因為不同的遊戲類型所出現的外挂也是多種多樣的，在歷此如有紕漏請見諒。
網路遊戲外挂對遊戲影響
對這第一個標題可能會引來一些人的不屑，外挂對遊戲的影響都已經在市場上體現出來了，用你在這裡總結嗎？其實不然，我在這裡不僅僅是要說出外挂在遊戲的表現形式，更想和大家深度的討論一下這將會對我們所產生的一系列的影響以及如何潛移默化的讓玩家對遊戲態度發生的轉變。
遊戲外挂會縮短網路遊戲的壽命使利潤降低並加大遊戲後續開發的困難
加快玩家的遊戲速度，加快玩家的遊戲效率是遊戲外挂的重要功能之一，這一點最大的危害就在於，我們準備運營一年的遊戲計劃，因為外挂的因素，可能遊戲在半年或七、八個月內就讓玩家從頭玩到尾了，遊戲讓玩家沒有的新鮮感，遊戲內的機制或物品也會因為某種變態外挂的出現，而變得沒有用處或作用大大降低，玩家開始大量流失。如果裝備多，屬性複雜的遊戲可能會好過一些，因為玩家就算是將遊戲通關了，也會為了找齊一套上好的適合自己的裝備而繼續在遊戲中。可是如果我們要作的是一個系列的遊戲呢？我們設計了一個很大的故事背景，分為若干個章來進行分期新版本的發佈，這時遊戲的每一時期的市場佔有時間就變得相當的重要，因為我們要利用每一時期的市場佔有時間，來開發新的遊戲續篇，如果遊戲壽命時長減低，那麼對遊戲的研發和市場運作是相當有壓力的，使得遊戲公司處於非常被動的狀態。我們都知道由於市場上的同類型的網路遊戲相當多，導致中國的玩家耐心越來越差，一旦因為我們的研發速度沒有跟上玩家市場的需求，就會因此失去成批的玩家，雖然在遊戲更新後會有老玩家回來繼續進行，但是他們回來大多只是為了再看看遊戲，真正再次投入的少之又少，因為他們的人物可能以經被那些沒有離開遊戲的玩家人物遠遠的拋在了後面，可能原本高高在上的人物已成為往昔的回憶。更重要的是遊戲的壽命縮短也讓遊戲運營公司所代理的遊戲成本，從另一個角度上來說大大增加了，因為不可能在短時期內攢回買遊戲時所代價，這就是為什麼現在很多遊戲運營公司再壓縮遊戲的公測時間，通常在很短的時間內就開始投入了大量的遊戲收費項目，這與擔心外挂出現會讓遊戲的價值打折不無關係。
遊戲外挂讓玩家產生不平等，進而引起玩家對遊戲及遊戲運營公司的憤恨離開遊戲
從這個小標題就可以得出這樣的結論，使用外挂的玩家會讓沒有使用外挂的玩家產生心理的一種失衡，道理很簡單花同樣的時間和金錢，卻沒有產生相同的效果，當然這種效果在初期大多數玩家會把這種結果歸結到自己運氣不好，或者自己的打怪地點等沒有選好的個人原因。但是隨著玩家間互相PK或者玩家親眼看到和自己等級裝備相差無幾的玩家，卻在外挂的幫助下，人物有著相當大的能力提升，這時玩家就會產生心理的不平，就會出現二種情況一是離開這款遊戲，二是這個玩家也加入到使用外挂的行列當中，如果這些玩家剛使用外挂，就趕上游戲運營公司開始封外挂，尤其是他們被封而其他他們所認識的外挂玩家卻沒有任何事情，那麼這些玩家對遊戲運營公司的心理承受底線已經無法再退讓了，便也開始選擇了離開遊戲，但是玩家在這時很少會遷怒于那些玩家和遊戲外挂的製造者，而是責罵遊戲運營公司的不負責，在玩家看來這完全是由於遊戲本身存在著不足以及遊戲公司對外挂的管治不嚴而產生的結果。
遊戲的金融系統混亂讓遊戲運營公司利潤減少
在說這個標題之前，讓我們先來簡單的了解網路遊戲當前的生存方式。網路遊戲一方面要給玩家很高的自由度讓玩家可以在遊戲中展示自己的個性，而另一方面又要讓遊戲可以具有一定的故事背景，所以導致了遊戲雖然有劇情但是遊戲的結構和遊戲緊湊程度相對的鬆散，正是為了應對這種可能讓玩家過度自由的局面，所以眾多的網路遊戲將遊戲的核心服務方面指向了玩家的人物職業和裝備道具，可以說玩家的去留和目前眾多的網路遊戲公司中這二個服務內容起著重要的關係。這種生存方式雖然會被更新的遊戲理念所改變，可是在國內這種遊戲生存方式的轉變的時機還沒有成熟。
言規正傳，目前大多數的遊戲外挂存在的另一個重要的功能就是縮短玩家得到某些裝備物品所需要的時間，原本需要玩家投入大量的時間和精力去得到的裝備道具，由於外挂的出現讓玩家在遊戲當中可以越來越快的得到他們想要的東西，使得物裝備道具等相關的物品大大的貶值，甚至於某些遊戲內的物品，由於外挂的原因已經成為可有可無的擺設了，將玩家對遊戲中追求的目標在數量上大大的減少，從另一個角度上來說由於外挂的出現，使得遊戲運營公司花錢購買的遊戲當中，包含了大量的無用物品，相對的造成成本的提高，而且這也是針對了當前眾多遊戲運營公司的命脈所在，一旦金融系統發生的混亂，那這款遊戲的壽命基本上也就走到了盡頭。
讓遊戲商提供的收費服務大打折扣降代遊戲運營公司的收益
這是綜合了上面的三點而產生的一個系列反應，目前很多遊戲公司運營遊戲基本上是採用了免費玩遊戲的模式，然後在裝備道具和一些特殊的地圖或關卡上對玩家進行收費，當前市場上各款遊戲除了畫面上的差異外又有著更多的雷同性，這一點在MMORPG中相當的明顯，由於市場壓力巨大為了能夠讓自己的遊戲可以吸引到更多的玩家，所以在遊戲內部增設大量的關卡和任務為玩家可以在遊戲的不同階段都會有一定的目標性，並且很多遊戲公司還會在各種節日上還會搞一些送裝備和增加經驗值的系列任務活動，而這些遊戲服務的內容，都是建立在玩家間以及玩家和遊戲間是處於公平狀態的標準上，也就是如果遊戲中有上面三條中的一條，那麼搞這些收費服務都是相當有風險的，比如有的關卡當玩家完成後，會給玩家一些經驗或裝備道具上的獎勵，然而外挂會讓玩家可以輕易得到比這個任務關卡更好的道具，這樣在遊戲當中的一些遊戲關卡的設計變的沒有用處，無疑加大了遊戲的運營成本。當遊戲運營商組織一些活動時，如果玩家和玩家之間已經因為外挂的原因產生了不平衡，如果這時遊戲公司搞送裝備和增加經驗值的活動，無疑更加大了使用外挂和不使用外挂玩家間的距離，讓強者更強，有了更多的經驗和裝備，對遊戲吸引新玩家也是很大的障礙。而且外挂的產生會讓那些收費的服務項目的含金量大大降低，因為玩家在這個進期會有二種可能性，一種是玩家可能會通過外挂對自身的人物能力進行提升，另外會出現大量的僅次於收費服務的免費服務來降低玩家對收費服務內容的需求。
人們為什麼使用外挂
這是我們要探討的第二個話題，我們一方面對遊戲的外挂的危害有了一些了解，另一方面也要開始了解外挂當中到底是什麼吸引著玩家，為什麼玩家會對遊戲外挂產生了如此大的需求？這些在我們分析網路遊戲外挂時已經作了一些描述，可是往往就是一些簡單的話題要是深入的和遊戲其他因素聯繫起來後，就越能了解他們的存在基礎是什麼。在這一部分我們主要是對玩家使用網路遊戲外挂的遊戲心理進行一下探討。
可以降低自己玩遊戲的難度，讓自己可以更快的得到高等級和好裝備
這是眾多玩家在使用遊戲外挂時的第一種心理需求，因為網路遊戲與單機遊戲不同，遊戲的內容和機制不過是一個載體，它最終的目標除了可以讓玩家在遊戲當中得到娛樂性之外，更重要的是玩家和玩家之間的一種競爭，是比拼某個玩家或一個玩家團隊對遊戲各項內容的了解程度，以及對遊戲組織思維方式和操作上的熟練度，以及玩家間的合作熟練程度。這樣為了能夠讓自己比其他玩家可以更勝一籌，但自身因素所限的玩家，便想到通過遊戲外挂來將自己所面對遊戲變得相對簡單一些，這樣老玩家就可以更加快速的拉大和其他玩家的差距，進而可以在遊戲的某服某線達到可以號令或權威的地位，新玩家可以通過這種方式快速的拉近並趕超那些比自己更早進入遊戲的玩家的距離，以便可以讓自己獲得更多的遊戲樂趣。組成這種心理的表現形式主要體現在如下三個方面：
第一，現在有很多網路遊戲為了能夠滿足遊戲內容的需要，會設置大量的操作鍵，雖然設了快捷鍵，但是還會有很多讓玩家感到難以在快節奏的遊戲過程當中很好的操作玩家所控人物，玩家為了能夠更加方便快捷的對人物進行操控，會使用遊戲外挂來降低遊戲上的難度；
第二，為了能夠讓玩家分散或者能夠更好的體現遊戲關卡的內含，往往會將地圖作的大一些，這樣就造成了玩家在遊戲過程當中，往返跑動的時間過長，所以玩家為了可以更加快速和準確的到達目的地而使用遊戲外挂；
第三，遊戲當中的怪物會在其死亡後給玩家提供一些物品，如果此時玩家正忙於打下一個怪物或者是忙著其他的事情，沒有去拾取那些物品，有時可能就會造成一些好裝備打出來卻沒有拾到而造成遺憾，為了減少這類事情的發生，所以有很多玩家會使用遊戲外挂以達到自動拾取的效果。
希望從遊戲中得到現實中的利益
隨著網路遊戲的市場競爭越來越激烈，而且在國內遊戲行業十分盛行跟隨風氣，所以很多遊戲都有著很多的雷同部分，為了可以讓遊戲在同類遊戲當中獲得更大的市場，讓更多的遊戲玩家可以進入到自己運營的遊戲當中，很多遊戲運營公司從2001年左右的時間開始或明或暗的向玩家表明，在自己運營的遊戲當中不僅可以進行遊戲娛樂，還可以在遊戲當中獲得真實貨幣的收益，隨著這種運營方式不斷的獲得成功，讓更多的遊戲運營公司加入到此類行銷當中，依靠玩遊戲攢錢的風氣日益形成，國內也隨之成立了各種各樣的專門依靠在遊戲當中打裝備獲利的公司。然而這種行銷方式是一把雙刃劍，一方面為遊戲吸引了大量的人氣，而另一方面也為遊戲吸引來了以在遊戲當中攢錢為進入網路遊戲目標的玩家，而以攢錢為目標的玩家是會對網路遊戲造成損害最大的一類玩家群體，他們的目標很明確，就是要通過滿足玩家對遊戲中的一些物品產生的需求，進而產出大量的遊戲物品對玩家進行售賣，從中獲得一定的利益。正是有著利益的驅動這類玩家對遊戲外挂的需求是相當大的，為了可以得到更大的利益他們不僅是遊戲外挂的使用者，更有可能他們為了滿足可以更好的從遊戲當中獲得利益進而成為遊戲外挂的製作者。所以如何平衡這二方面的力量，是遊戲開發及遊戲運營公司需要共同面對的一個問題。
滿足自己的內心需求
了解我們的受眾群體才有可能讓我們更好的為之進行服務，才有可能讓我們從中得到更大的收益，遊戲的內容，體系，畫面，風格無論作的有多麼的好，最終還是要由玩家市場的接受程度來進行評測的，而且我們對玩家心理需求了解的越多，就越能夠更好滿足玩家的需求，進而降低玩家群體對遊戲外挂的需求。所以這一點我們就用一定的篇幅對玩家的遊戲心理進行一次探尋。
玩家需要遊戲帶來成就感
網路遊戲對於玩家最大的吸引力之一就是遊戲可以讓玩家在遊戲當中找到自我的尊嚴，這是由於社會現狀所制，目前有著相當一部分的年輕人在短時期內無法找到自己滿意的工作，年輕人都有著好勝的心理，在這段沒有一個空間可以讓其展示才華的時候，他們迫切的需要能有一件事物可以讓他們將自己的能力對其他人進行展示，網路遊戲目前就是在扮演著這個角色，他可以讓玩家通過在遊戲當中擊敗一個又一個困難，逐漸形成一種成功上的滿足感。並且隨著挑戰不斷的成功，成就感就會在玩家心裏不斷的得到滿足，另外玩家還可以對其他玩家進行權威性的幫助和指導，這樣玩家在遊戲中就會得到一種自我的滿足。
如果遊戲提供了更強大的挑戰，玩家就可以在和他人進行交流或炫耀自己在遊戲過程中有多麼的強悍，解決各類難題時有多麼的了解。隨著遊戲時間的加長，儘管玩家所玩的遊戲每次都有所不同，但他們可以集中精神參與到遊戲當中。這是書刊、電影等其他單向欣賞式的娛樂形式是不同的。他可以讓玩家進入到遊戲所構建的世界當中，遊戲促使玩家主動思考解決問的不同方案，設法理解遊戲的邏輯性和遊戲的機制。
玩家需要遊戲具有實用性
遊戲的好壞更在於玩家是否可以從遊戲當中學到一些實用的東西，這可能讓人感到迷惑，遊戲本身就是讓玩家進行身心放鬆的，如果還加入一定的學習因素在裏面，是不是會讓玩家感到遊戲很枯燥呢？其實遊戲中的一些知識使玩家在不知不覺中就得到了一些經驗，比如玩家可以從遊戲中吸取到一些社交方面的經驗教訓，並應用於生活的其他方面，而他們自己卻沒有感到這一點。比如他們可以在高強度對戰的遊戲的戰鬥中學到在短時間內如何擊倒對手，如何讓自己能夠更安全一些。或許通過遊戲中角色的扮演來學習如何判斷是與非，如何更好的表達出個人的感情進而加強玩家在現實社會當中的人際交往能力。許多玩家希望能夠從遊戲中得到多種多樣的挑戰，並且通過挑戰所帶來的成就感來充實自己。
玩家需要與其他人進行溝通
遊戲尤其是網路類遊戲，就是一個小型的社會團體，所以很多玩家希望能夠在這裡結交到一些志同道合的朋友，並且將友情從網上發展到網下，玩家就需要溝通需要交流，因為只有這樣玩家才夠把自己驕傲的或失敗的事情與其他人進行交流，說自己驕傲的事可以讓其他玩家高看一眼，讓別人以敬佩的眼光看著，可能玩家在現實生活是無法得到這種感受的。訴說自己或聆聽別人的失敗，可以放鬆和總結一些不利的地方達到進步的效果。比如在休閒棋牌類遊戲中玩家可能通過互相交流得到更好的提高棋牌技藝，在MMORPG類的網路遊戲中玩家可以互相討論各個職業人物如何發展。所以網路遊戲的根源及其吸引力的重要部分是它的社會性。
對大多數人來說，他們玩遊戲的根本原因是與朋友或家人進行交流。這裡，不僅僅指的是電腦遊戲，而是多種形式的遊戲形式包括打麻將，玩撲克，跳繩，打口袋等現實中的活動項目。人們玩這些遊戲就是因為他們喜歡和他人一起進行遊戲，雖然不少人喜歡玩一些單人的遊戲，但是更多的時候他們會在遊戲之外與他人進行溝通，對自己的能力進行一下展示。而且隨著遊戲的類型不斷的豐富越來越多的人傾向於多人遊戲。這是因為人們喜歡集體遊戲一起遊戲樂的感覺。
但是如何在電腦遊戲上實現交流呢？在當前大多數多人在線的遊戲當中，有相當一部分是從單機版遊戲中轉型過來的，這樣玩家在遊戲當中不僅僅會受到像單機遊戲中的挑戰（當然目前網路遊戲的挑戰性與單機遊戲還是無法比擬），也會受到真人玩家的挑戰，不僅增加了遊戲的可玩性和多變性，也在玩家交流這方面大大的提高。使玩家再也不會因為一個人玩遊戲而感到孤寂。
例如目前許多新型的休閒類網路對抗多人遊戲是由以往的單機遊戲改成，比如泡泡堂，夢幻泡泡島等網路對抗遊戲是由《炸彈人》上轉型而來，《夢幻蛇》是由手機上的《貪吃蛇》演化而來，《天之炮炮》是由《坦克大戰》演化而來，等等很多以往知名的遊戲都是這樣出來的。這些多人遊戲和單人遊戲當中有著幾乎相同的規則和機制但即便是玩“由單人轉成多人”的遊戲，這些遊戲所以又重新讓玩家愛不釋手，是因為它們具有了網路功能，還具有了交流的功能。玩家是希望能在玩遊戲的過程中與其他人進行交流，任何與朋友們在一間屋子內一起通過局域網玩過這類遊戲的人都可以證實這一點。局域網遊戲的環境中有著玩家互相協作的叫喊，也有誇耀他們最近的“戰果”，或是告知他已經死亡的資訊。但是在Internet上這種高強度的對戰類遊戲，交流就變的相對困難了許多，人們無法通過話語進行資訊上的傳達只能通過電腦進行交流。由於這些遊戲強度高、動作快，玩家如果想有更長久的遊戲時間或更好的遊戲結果，就很少有空閒的時間將資訊發給目標玩家。在這一點上我們就可以效倣《CS》這款遊戲，它的經典之處在於玩家在體驗激烈精彩的倣真遊戲外，還可以達到快捷的交流方式，試想一下如果在《CS》當中如果沒有地圖區域的明確劃分（如DUST2中A區和B區），沒有快捷語命令（如X鍵快捷語等），我們在CS當中的樂趣必然會大打折扣。由此我們可以得出這樣的一個結論：“在高強度的對戰類遊戲中，如果我們能夠讓玩家依然能夠保持彼此之間發出準確度較高的消息時，是會深受玩家歡迎的。另一類多人遊戲可以說在時間的節奏上是相對較慢的。
玩家需要一個安靜的地方
在上一節我剛剛談到了玩家需要交流的機會，現在又談玩家需要一個安靜的地方，好像這兩點讓您感到了矛盾。當然這兩種需求心理是不會同時發生的。有些玩家在努力的找尋著與朋友們交流和共同遊戲玩耍的機會，而另外還有一部分人卻想在遊戲世界中找到一個安靜所在。他們可能沒有朋友在線上，也可能是交流的過於疲乏想休息一下，或者只想看著同在這個遊戲世界中的人，就好像在看一個個紛亂的、短小的電影一樣。這是一種造物主置身於塵世之外的一種欣賞。
那麼有人會說，如果想找一個安靜那為什麼不下線呢？自己找一個不受人打擾的地方不是比在遊戲中更好，遊戲中有時還會有人打擾到。這樣想就不對了，因為玩家只是想一個安靜的地方，但是他還是需要一定的交流，與環境的交流，對某些事物的欣賞等，安靜並不代表著玩家就是什麼事情也不作，就好像我們有時喜歡一個人獨自的看看電影，或聽些自己喜歡的音樂，可能他想看看自己的成績，或欣賞一下別人的東東，玩家可以隨意開始和停止，電腦遊戲可以模倣出人類行為中有趣的部分，而不包含讓人煩惱的行為。這就需要遊戲設計者對此類玩家的心理消費需求進行某些方面的遊戲設定。就好像在WOW中有一種外挂讓玩家可以登高到遊戲中不到達的地方一樣。
玩家需要另一種生活的體驗
在現實生活中，人們有很多事沒有辦法去作，比如以不同的身份在人世間生活，回到古代去體驗當皇帝或俠客的感受。再比如我們要想體驗一些活動如開車，開飛機，在戰場上開著坦克等，要想在現實的生活中把這現全部實現，我們就要學習很多知識，甚至有的由於我們自身的原因無法辦到，但是隨著遊戲的技術不斷提高，我們玩家現在可以在電腦中去體驗，並且不用害怕會遇到各種災難比如死亡，受傷等。在遊戲中就算有事件發生，比如飛機墜毀，撞車，中槍等，我們也是站在欣賞的角度，對於我們自身並不會造成傷害。
另外人們還需要對內心的一些好奇、或鬱悶的心裏，進行一下探索和釋放。使人們可以在遊戲中體驗一下在現實生活中不可接受的極端體驗。比如有的玩家想感受一下當規劃者（模擬城市）、當英雄（反恐精英）、當一個搞惡作劇的人（整蠱專家），有的在現實生活中去作，不僅會對他人造成傷害，而且也會讓玩家受到法律上的懲罰。所以玩家就可以在遊戲中去體驗，不僅達到了體驗的目的，還不會對其他人造成傷害。
雖然很多人批評電腦遊戲的種種不好，說什麼荒了正業，讓很多人迷茫了現實。但是如果把這類在遊戲中迷癡的人群和全體玩家相比較，這個比例是非常之小。很多人都想要進入一個比現實社會更為精彩的世界，在那裏他們可以進行一種情感上的宣泄，其實小說，電影，戲劇也是這樣的傾向，也是希望讓人們得到一種精神上的滿足一樣，但是對這些事物的批評與對電腦遊戲批評來說，程度就不相同了，當然就網路遊戲而言這也是人們對新事物認知的一個過程，只不過在文明的社會當中，人們不再需要向前人那樣用生命和鮮血來證明新事物的優與劣。
玩家需要與其他人進行競爭
在網路電腦遊戲當中玩家最大的樂趣就是可以和其他玩家同場競技，這是以往單機版遊戲所無法替代。為什麼玩家喜歡與其他玩家進行同場競技？因為以往單機版遊戲當中，儘管遊戲中的電子角色有了高強度的AI（人工智慧），但是AI再強畢竟也是一個固定的遊戲程式，在遊戲當中如果出現了一些情況，遊戲中的電子角色就未必會有相應的變化。在有些遊戲當中，為了能夠降低人工智慧的不足，所以增加了一些超出正常思維範圍的智慧程式。
在CS這款遊戲當中，如遊戲中的機器人為了不讓玩家因為過於困難而對遊戲產生厭惡感，所以遊戲中的機器人的槍法，對於事件的處理能力相對差一點比如躲藏、拆彈等事件。又為了不讓玩家將這些機器人又列入到無趣，低智商的程度，所以讓機器人具有透視的功能，當玩家還沒有看到機器人時，機器人就已經發現了玩家，並且進入到了相應的戰鬥狀態。以此達到AI上的平衡。
由此可見，如果安排了人與人之間的競技，我們只需為玩家提供了相同的遊戲環境，就會讓玩家將集中力放在如何打敗對方身上，如果對手過強，玩家就會認為是自己對遊戲了解的不夠，或認為技術上不如對方強；如果對方不強，玩家會認為在這個遊戲當中已經可以成為一個高手了。所以增強遊戲中玩家間競技的互動性，我們就會讓玩家把更多的想法放在如何更好的利用現有的機制，降低玩家對遊戲的要求。而且玩家如果打敗了一個真人的挑戰，會比打敗十個電子角色更有成就感。
玩家需要提高操作能力
隨著玩家對遊戲的機制及遊戲世界的認同，玩家就開始通過提高操作技能來進一步的融入到遊戲當中，只有更好的操作能力，才能讓玩家在遊戲當中做出心有所想的動作，作到手眼合一。所以設計出玩家能夠快速接受的操作方式，玩家通過用多種方式的按鍵組合來達到不同的人物動作效果。如果我們的操控鍵設定的不是大眾所熟悉的方式就會讓玩家摸不到頭序，那麼就不會讓玩家感受操作遊戲的樂趣。遊戲的操控方式在玩家對遊戲的認知上是有很大的作用，尤其是在初級階段玩家如果沒有辦法很快的熟練的操控遊戲的話，那麼這個玩家就會對這個遊戲產品產生反感情緒。
玩家對遊戲的期望
一旦玩家對某一類型遊戲產生了遊戲的需求，他就會對遊戲的一些機制和遊戲的內容帶有一定的期望值。玩家除了在這些遊戲的介面、遊戲的動畫等基本的要求外，玩家還會有一定的期望，如果這些期望沒有滿足，玩家就會感到失望，並且會離開這個遊戲，轉而去找其他遊戲，這就是表明為什同樣的一款遊戲，有的遊戲平臺上的遊戲就人滿為患，有的遊戲平臺上的人卻門可羅雀。這樣我們在設計遊戲時就要使遊戲滿足玩家的期望。那麼玩家對遊戲會有什麼樣的期望呢？
玩家期望在遊戲中得到公平的
當玩家進入到遊戲當中後，玩家首先會考慮到的一點就是新來的玩家是不是可以在遊戲中得到相對公平的待遇，在遊戲當中是不是會遇到一些無法正常遊戲的困難，這一點在網路遊戲中更為突出。比如下面的一些問題就是玩家在進入到一個新的遊戲當中所要想到的問題：1、 是不是會受到高級玩家的歧視，這一點在對抗類休閒遊戲中最容易看到，一些老玩家很不願意與新玩家進行同場競技。原因主要是可能會因為新玩家對遊戲機制的不熟悉而不能更的進行遊戲，最突出的是組隊戰，同隊的每一個隊員都對勝負起著重要的因素。
2、 是不是會受到高級玩家的騷擾，有些高級的老玩家可能在遊戲的某一個階段中，無法在遊戲的本身找到他所想要的刺激，所以他們就會以一些等級較低的玩家為攻擊目標，使得新玩家無法正常遊戲。
3、 收費和免費玩家間的不公平對待，這是在2005年新出來的一種遊戲收費方式，一些玩家在交費後可以進行很多新的刺激性的遊戲場景，有的休閒遊戲平臺還會給收費玩家一些特權，要麼是系統無故將玩家踢出遊戲。要麼是收費玩家可以隨意的將免費玩家踢出遊戲室。雖然在遊戲公司來看這可能是一個好的刺激玩家消費方式，可是代價卻是以傷害一片更大的免費市場，對於公司的長遠發展來看有百害而無一利。至少我看到的很多玩家在看到這樣的遊戲機制後就會感到遊戲公司唯利視圖，有錢也不會在這樣的公司消費。
當然遊戲公司也在努力的將玩家的遊戲環境處於一種相對公平的狀態下，讓玩家在遊戲中可以盡享遊戲所帶來的樂趣。目前維護玩家間公平的事主要有以下幾點：
1、 打擊外挂程式。這一點相信很多人都不陌生，外挂程式的誕生就是為了打破遊戲的公平性，遊戲公司對其可以說是恨之入骨。很多玩家是看遊戲公司的態度而決定是否用外挂，有的單純以娛樂一下的玩家可能就會對那些不作為的公司不滿而離開。
2、 分級制頻道設定。不同等級的玩家分別在與之相對應的等級頻道中進行遊戲，這樣玩家就可以和與自己同級的玩家進行遊戲競技，更好的避免了新玩家因為不熟悉遊戲規則和玩法而頻頻受挫。
3、 根據網速上的控制來達到玩家遊戲競技上的平等。這一點在對抗型或競技性很強的遊戲中是相當重要的，遊戲的系統會在開始前對本遊戲室內的玩家進行一次判斷，如果有的玩家的網速較之其他玩家的網速過於高或過於低的，就會本著遊戲的公平性，將這個玩家自動踢出遊戲之外，以確保遊戲的正常運行。
玩家期望在遊戲中有意外的事情
玩家在遊戲當中讓他感到快樂的不僅僅是一個遊戲中的正常機制，玩家在遊戲中更期望在遊戲中有一些讓他們意想不到的事情發生，這些事件包括：遊戲的暗機制設定（大多數人稱之為BUG）；一些讓玩家在正常遊戲時，用同樣的操作卻可以得到比其他遊戲中更有趣的動作；在一些本不可能的操作裏，卻可以躲避或擊中對方；在遊戲當中玩家可以找到某個地方躲藏使遊戲中的敵對方攻擊不到。
遊戲的暗機制設定：比如說在《CS》1.5版當中，競技場遊戲模式當中，如果玩家的子彈在不滿的情況下，可以跳起對墻扔槍，讓槍在空中反彈回到玩家手中，就可以得到一個滿匣的子彈，這些都是一些遊戲的暗機制，只有當玩家在不經意間才會感到這類事件的發生，進而達到一種意外收穫的快感。
在一些現實中本不可能的操作裏，卻可以躲避或擊中對方，比如說我們在《CS》1.5版當中，很多玩家都喜歡用狙擊槍進行“甩槍”（就是可以在遊戲中進行滑鼠快速橫甩，可以虛擬的飛出一行隱形的子彈達到殺死對方的目的）。玩家得到了這個不是人人都能掌握的技法後，就會在遊戲中大展英姿。
在遊戲當中玩家可以找到某個地方躲藏使遊戲中的敵對方攻擊不到：在MMORPG類遊戲當中，我們經常會遇到這樣的事情，當我們走到某一個戰鬥場景後，只要我們移到一個指定的位置，在這個戰鬥場地裏的怪物就不會攻擊到我們所控制的角色，這些都是由設計者在有意的給玩家提供一些“BUG”，讓玩家感到意外的同時，又感覺自己好像佔到了天大的便宜。
玩家期望得到適時的指導
網路遊戲不同於單機遊戲，單機遊戲要是沒有打好可以回到存盤點重新來進行戰鬥，而網路遊戲則不會有這樣的好處，再者網路遊戲結構相對鬆散就是為了讓玩家可以在遊戲中塑造出一個個性的自我，而玩家這種發展方向是否正確？好的遊戲應告訴玩家他們可以做什麼。玩家希望創造自己的成功故事，希望遊戲能夠告他們如何去作，玩家也希望找到遊戲中取勝的方法和自己獨特的東西。玩家有其自己要完成的遊戲的設想，玩家有時是不會根據我們設定的故事結局，來規定自己的遊戲結果形式，這一點在MMORPG類遊戲中是最明顯的，有的玩家是想打敗遊戲中所有的BOSS，有的玩家是想玩一玩所有的地圖，有的玩家只是想集齊一套他們想要的一套裝備。而且許多玩家玩遊戲的目的是遠離現實生活的，他們渴望幻想和解脫，因此不願意在電腦上重復過多的現實生活。
玩家想要知道自己的目標，並且希望得到如何達到目標的指導。當只有目標而不知道如何實現的時候，玩家就會到處亂撞，嘗試自己能想像到的操作方法，當所有的嘗試都失敗的時候，他們就會感到沮喪。比如我們製作了一個任務，沒有提示玩家要去哪個地圖去打哪一個怪物，這時玩家就會產生迷茫，感覺這是一個不可能完成的任務。當然有的遊戲就是沒有一個明確的目標，比如《模擬城市》實際上游戲的創造者Will Wright 稱它為“軟體玩具”而不是遊戲。《模擬城市》像玩具一樣，玩家可以對它作任何想做的事情，不必清楚地知道成功或失敗。玩家可以建造自己想要的城市環境，由於遊戲遵照了人們現實生活當中的認知規律性，於是玩家會本能地利用現實中的認知方式來建造城市，玩家也會根據現實中成功與失敗的準則，來自我評定。儘管遊戲沒有遊戲內的目標，但遊戲的本質和現實中的背景鼓勵玩家去實現他們的目標。玩具從最初變成了遊戲，這也讓玩家繼續玩下去。
玩家期望得到“失敗”
玩家得到一款遊戲後，他們就會在玩遊戲之前，先設想這個遊戲會有如何如何的難度，要如何去作，然後才開始遊戲。可是如果這個玩家在第一次就可以“打通關”，那就會失去遊戲的樂趣。如果遊戲如此沒有挑戰性，以至於玩家第一次嘗試的時候就通過了——它就不是什麼好遊戲。玩家所以玩遊戲，是因為他們需要挑戰。挑佔必然意味著玩家不能輕易得勝，在獲得最終成功之前，必須做出很多嘗試才能克服困難。太容易取得的勝利是沒有價值的，就好像讓國家足球隊與小學校足球隊比賽勝利後的感覺一樣。但是在真三國無雙當中，雖然各大名將打擊對方的小兵時是那麼的容易，玩家沒有什麼勝利的感覺，但是遊戲中敵對的兵力、兵種多的像潮涌一般的向玩家襲來，就會讓玩家感到一種勇貫三軍的一種威猛。
玩家在遊戲中我們要給玩家創造出有一種會輸的不確定思想存在，但是不是輸給遊戲本身的特性，玩家如果在其失敗後，能夠了解到或學習到其在失敗前本當作的事情，那麼他就會從自身上找原因，想想自己為什麼失敗，如何不失敗。如果玩家認為遊戲是通過一些小手段戰勝了玩家，那麼這個玩家就會遷怒于遊戲，而不是責怪自己，進而對遊戲失去了興趣。比如在一個沒有任何特徵的地面上，玩家走著走著突然受到一些意外事件死亡，而在這關遊戲開始之前沒有作任何解釋和說明的話，那就是遊戲設計者的失敗之處，讓玩家感到被遊戲玩弄了。
讓玩家在遊戲開始的時候嘗到一點甜頭，這會讓玩家很快的沉浸在遊戲之中，在開始覺得遊戲並不是很難，玩家遊戲在這一時期時，我們讓玩家產生一種優越感，隨後困難必須逐漸升級，讓玩家失敗。這時，玩家已經沉浸于遊戲之中，有興趣的利用自己的所掌握的遊戲技巧去探索遊戲，並想要玩下去直到克服和解決他的困難。如果玩家在遊戲中過早地被打敗，他就會認為遊戲太難了，或者不知道如果繼續玩下去會得到什麼獎勵。允許玩家在最初的時候多些勝利，讓玩家知道是可以成功的，進而有克服困難的勇氣和動力。
玩家期望的遊戲是可以玩的而不是觀賞
在一個時期裏，遊戲裏面對片頭動畫和遊戲中的情感動畫都用了很大的手筆，還有一些電影演員也開始在片頭動畫中扮演主角。使得遊戲變的越來越缺乏交互性，事實上，也越來越不像遊戲。而預算卻在不斷上漲。然而讓人想不到的是，玩家一點也不買帳，大多數玩家會不耐煩的跳過這樣沒有幫助意義的動畫。於是製作公司倒閉，業界裏的人都在想為什麼玩家不會接受這樣的遊戲方式呢？玩家卻知道為什麼不要，遊戲的設計師也了解問題出在哪，那就是玩家對於遊戲的觀點是，他們要控制遊戲要去玩遊戲，而不是像看電影或書刊一樣被動的去欣賞。
其實在遊戲前作片頭動畫和在遊戲中作一些情感渲染功能的動畫，對於向玩家交待遊戲的故事，或者向玩家說明在下一段遊戲中必要的一些資訊，以及對某一個時段的遊戲作一個總結式的動畫渲染讓玩家有一個階段性的勝利感和成就感。這樣的動畫是非常有用的工具。但是這樣的動畫應當明確的表達出所要的含義並且也要將時間盡可能的減短，當然要達到敘述遊戲和說明遊戲下一關的進程特點和總結本關故事情節所需要的內容。超過一分鐘的片頭動畫，尤其是那些並非提供後續情節基本資訊的動畫是要避免的。片頭動畫的方式倒無所謂，可以是滾動文字的，或者是真人出演的電影畫面，賽璐珞動畫（Cell Animation），或者是遊戲引擎直接生成的動畫畫面，反正只要使遊戲中斷的時間不要過多、過長就可以了。如果這其中包括了玩家的參與，如玩家部署下一關的部隊位置，那麼這就不是一個嚴格意義上的動畫，它是可以根據實際上的需求由時間或者是事件來進行控制。並且如果片頭動畫包含了遊戲過程中關鍵性的資訊時，設計者應當讓玩家不能跳過這樣的關鍵動畫，並且可以在遊戲中隨時調用這段動畫。
片頭動畫的品質也不是重要的。有些遊戲的動畫的演技可能不敢讓人恭維的，這些常是遊戲開發的小組的成員表演的，也有的遊戲有著專業電影的品質和內容的片頭動畫，甚至更好。便是最後，只要遊戲本身的內容有著吸引人的地方，玩家就會希望儘快開始遊戲而跳過各個動畫。
總之人們玩遊戲是因為他們希望得到不同於電影、書刊、電視劇的感受。我們不要為了豐富遊戲的可視效果而忽略了遊戲的本身職責。玩家需要遊戲，所以遊戲設計者就應該給他們一個遊戲。
玩家期望遊戲中充滿各種功能任務的冒險
玩家在遊戲中首先要明確一個主要的任務目標，然而玩家在完成這個最終的目標之前要完成一些小一些的輔助性的目標。這些輔助的目標我們通常是以任務的形式出現在玩家面前。任務分為多種形式，下面讓我們一起來看看主要的幾個類型。
有的是讓玩家在遊戲中有一定的目標性的任務，讓玩家不會脫離我們的主要故事情節，玩家可以沿著這樣的路徑一步步地走下去，從一個次要的目標走到下一個次要的目標，這是獲得正確方法的必要手段。如果這種方法沒有提供正確的反饋，並且達到目標的道路漫長而艱辛，玩家可能會以為他們的方法不正確。當遊戲沒有積極地提示他堅持這個方法的時候，玩家就有可能嘗試其他方法。當他不能解決遇到的障礙的時候，他會因失望而離開遊戲，並告訴他的朋友玩此款遊戲是多麼痛苦。
有的是讓玩家更全面的了解或改變遊戲中所控角色，這樣的角色渲染式的任務，主要是讓玩家對遊戲有更深入的認知，讓玩家對於所操控的人物有更大的好感，以便達到某種程度上的共鳴。所以我們所要作的角色渲染式的任務就不要單純的以純武力，純才智的方式來作，而是作一個近於完人的人物形象，這樣才能更廣泛的滿足玩家的心裏需求。
有的是讓玩家得到某一種道具的任務，只有這樣才會讓遊戲具有一定的多變性和讓玩家更好進入到遊戲當中。通常這樣的任務分為不可選擇和可選擇兩種，如果遊戲裏面過某一關卡或要打倒目標敵人所必須的一件兵器或其他道具的話，玩家就是只有通過並得到了這個道具，才可以進行下一步的操作。對於像血瓶，魔法瓶等類型的道具，玩家並不一定要全部得到它們，我們就可以讓玩家僅僅知道它們存在就可以，而不會對玩家有更多的條件約束，讓玩家必須得到它們。
玩家期望得到方便快捷的溝通的表現形式
我們在前面已經提到，玩家需要與他人進行溝通。在那裏我們提到我們如何在互聯網當中進行交流，如何滿足玩家聊天的需求，但是僅僅是滿足這麼簡單嗎？不是，我們還要滿足玩家更多的聊天要求，玩家在遊戲中不僅期望達到交流的目的，還希望能夠讓玩家找到比文字更加多的感性資訊，來豐富玩家之間的交流。提供一些動作或表情符號表達，就可以讓玩家之間可以用多種方便快捷且直接的方式交流，會更大的滿足玩家的需求。
人物的動作式聊天方式：當玩家在遊戲裏聊天時，如果聊天的內容當中包含了一些特殊字符，遊戲中的人物就會作出一些相應的動作。比如在《奇跡》當中，當玩家說的話語中帶有“天”“強”“再見”“謝謝”等中文或英文時，人物就會作出相應的動作。
表情符號：這一點相信很多人都不會陌生，當我們在聊QQ時就會有很多表情符號，讓玩家可以通過一個符號，就可以表達出來一串文字的含義。
功能性短語：最早使用這個方式的是“網易聊天室”，目前這種聊天方式在很多遊戲中常可以見到，玩家先指定一個玩家的名稱，然後再點選想要的短語，這樣就會產生？？？對XXX作出了某一個動作，？？？代表的是玩家自己，這樣玩家只需要點選兩次就可以達到一次長語句的交流的目的。
玩家期望能融合到遊戲中
當玩家進入到遊戲中，處於某一通關過程中，玩家了解遊戲的控制規則，因此變得興奮，扮演起了幻想中的角色，玩家不會輕易走出這种經歷——當然，遊戲不要因自己的內部原因當機（運行不了）。這樣玩家就不會考慮太多的遊戲介面。如果用戶介面設計的不是很清晰，不適合遊戲世界的藝術，就會顯得很不和諧，並破壞玩家的專注性。如果遊戲中的人物沒有任何必要變化就可以上天入海，而且沒有必要的人物說明解釋，那麼就違背了人的正常思維方式，玩家將會認為這是一個缺點，並提醒自己只是在玩遊戲。這樣玩家就很難再次集中到遊戲之中。要記得玩家玩遊戲的目的就是要融合到遊戲的世界當中。如果遊戲經常提醒玩家這只是遊戲時，玩家就很難繼續他的幻想。
玩家不期望無意義的重復
當玩家已經完成了遊戲中的目標，通常不希望在本次遊戲當中多次重復。如果設計者設計了特別具有挑戰性的難題，就算玩家解決了它，並感覺很難完成，也不應該在遊戲中重復上述過程。除非解決難題有很多樂趣，或者在每次解決了難題以後玩家都可以得到不同的遊戲結果或獎勵，否則同樣痛苦的難題不應再以類似或稍加改動的形式出現。
當然許多遊戲的原則就是讓玩家可以不斷的重復自己，或者至少以稍有不同的方式重復自己人的動作。儘管出現在不同遊戲中的挑戰是遊戲的獨特性所在，玩家在遊戲當中不想重復現實中的自己，也不想玩一款重復的遊戲，探索是遊戲這種娛樂的關鍵部分。在探索的過程中，在很多情況下玩家所面對的挑戰是沒有太大變化的。探索了一次遊戲世界之後，隨後的探索就沒有那麼多樂趣了。
遊戲中存活的原因是玩家不期望重復自己。一旦能夠完成非常勇敢的任務，應該能夠退到玩家玩過之後的地方，當人物死掉的進候，玩家就能夠保存那個位置。如果遊戲給玩家出了一個大難題，經過多次嘗試後，玩家解決了，玩家應該有機會去保存遊戲的進程，允許玩家保存遊戲可幫助玩家避免重復。比如在《奇跡世界》中，玩家可以在很多較大的遊戲關卡當中找到傳送點。主要原因就是在《奇跡世界》這款遊戲中，玩家大多是採用組隊跨級打怪的，有時面對的關卡玩家想一個人走到某一個位置已是很難，所以這樣的一個存取方式可以很大程度上讓玩家有機會保存現有的遊戲進度，而不用反復的去走那些道路。
我們如何對待遊戲外挂，如何防治遊戲外挂
在前面我們探討遊戲外挂給遊戲帶來的危害和玩家為什麼要去使用遊戲外挂，以及玩家對遊戲的心理需求。現在我們開始討論如何面對及引導遊戲外挂，以往遊戲公司對外挂的打擊方式，除了從道義上進行譴責外，就是加大對使用外挂的玩家的懲罰機制，並且通過程式等技術手段對遊戲進行升級，對系統存在的BUG進行封堵，然而這些我們完全可以從容的在遊戲設計階段就開始對這些不利的因素進行防治，這樣提前的作好應戰的準備，改變以往遊戲公司總是被動的受到遊戲外挂的騷擾，在遊戲外挂已經產生威脅後才會有相應的措施的情況，必免產生一些不必要的不良後果。在此提出幾個思路希望能讓同行得到一些靈感和啟發，讓我們可以更好的防治遊戲外挂的出現，即使防治不了也盡可能將外挂對遊戲的損害降到最低，因為封停玩家賬號無論是對遊戲公司還是玩家個人都不是一件好事情。
一、從遊戲策劃設計時就開始考慮一些問題：
1、找出我們設計遊戲的重點是哪些：主要是指我們所製作的網路遊戲到底哪些是我們的核心內容，並且這部分內容是那種一旦受到外挂的騷擾的話，就會讓整個網路遊戲都會受到毀滅性的打擊，把遊戲的這部分內容總結好後，我們在策劃這部分內容時就要進行大量的換位思考，如果我是一個玩家，如果我是一個遊戲外挂的設計者會如何對這部分內容進行改動，在玩遊戲時會因為這些設置，而產生哪些類型的心理需求，而後把這些想法融入到我們的策劃案當中，並且找出相應的對策，對這部分核心內容進行一些輔助性的設計，通過重重的條件設置產生大量的障礙讓外挂的製造者感到無從下手。
例如在角色扮演類網路遊戲當中，玩家打怪升級目前依然是遊戲中很重要的部分，我們如何防治定點或挂機刷怪遊戲外挂呢？我從眾多網路遊戲中總結了幾種方法：
A、通過大量的任務來化解單一的打怪方式：這種方式降低怪物自身的經驗數值，讓玩家獲得經驗的主要方式以作任務為主，玩家通過領取任務來打怪時，玩家不僅可以得到怪物本身的物品和經驗值，還可以讓玩家在完成任務後獲得額外的獎勵。並且在玩家完成一系統的任務後還可以得到更多的獎勵。而那些單純打怪的玩家只能得到很少的經驗，並且不會得到任務物品。
為了避免玩家領到任務後用挂機外挂，我們可以這樣設定任務，這個任務只能在一定的級別內才可以進行領取，並且可以讓玩家反復領取的任務中，我們進行可以交任務的次數的設定，超過交任務的次數後，玩家就不能再對這個任務進行領取。每一種怪物只掉落一種任務物品，這樣玩家盲目的挂機也就沒有太大的作用了。
B、遊戲中的怪物不再以單一的個體出現在玩家面前：怪物以種類組合形態出現有遠攻、近攻，這些怪物我們設定不同的追擊範圍和攻擊範圍，並且怪物在和玩家進行一種時間的戰鬥後就會引著玩家往怪物群體跑，玩家必須自己去慢慢的引怪等技巧與怪物進行戰鬥，否則玩家會讓怪物群給消滅。這樣玩家用外挂基本上也不會起到太大的作用。
C、通過高經驗的引導讓玩家對跨級打怪產生興趣：在遊戲中極力推薦玩家組隊去跨級打怪，各玩家間需要用不同的技能配合與怪物進行戰鬥，並且我們還要設定好殺怪的速度以及所得的經驗，讓玩家認為這樣的打怪雖然具有一定的難度，但遠比自己打那些等級的怪物經驗得到的快且多，這樣外挂對玩家的影響會大大的降低。
2、對重點的物品設置相應的應急預案：這類重點的物品就是那些在某些階段會對玩家產生強烈吸引力的遊戲道具，暫時按玩家的話來說就是“極品”，這類物品包括人物的裝備，兵器，首飾等，這些都是目前網路遊戲的命脈所在，而這也是那些靠遊戲攢錢的公司的目標，雖然一些網路遊戲在這類“極品”的物品上在每區每服以至於每線進行了數量上的限定，可是這種作法過於的死板，讓那些後進入遊戲的玩家會有很大的失落感，因為他們無論如何也不可能追上那些已經在遊戲中玩了很久的老玩家，而老玩家為了達到控制新玩家的目的，也會大量的掌握這些極品的所有權，所以不要在數量上進行設定約束，那麼我們要怎樣來應對“極品”物品會大量產出的這個必然會產生的情景呢？這時我們就需要在這些“極品”的物品之上再設定一個隱含的對應物品，這類物品在遊戲當中是無法得到的，一旦遊戲中的此類“極品”物品出現了大量產出的情況，我們就將提前設定好的隱含的對應物品的預案啟動，根據當前的遊戲情況進行一定比例的消化或者讓其開始在遊戲中的怪物身上掉落削弱“極品”物品對遊戲的影響力，給玩家創建一個新的追求目標。這樣即不會傷到玩家玩遊戲的熱情，從另一方面也減小了遊戲外挂對遊戲產生的損害。
3、提前設置好相對應的遊戲活動：這點主要面對的是由於遊戲外挂的出現，讓我們原本設計的一些遊戲物品變成了沒有用處的東西，這類物品不會對遊戲起到像“極品”物品那樣的影響力，但是這些輔助性的物品可能是為了體現遊戲中某些特點的道具，玩家可以對他們不加理會，可是作為靠遊戲生存的遊戲公司卻不能不去理會這種情況，我們要讓我們遊戲中的任何一個部分，任何一個道具，都能夠對遊戲中的玩家產生一定的吸引力，讓其在遊戲中都是一種具有價值的東西。這就需要我們在遊戲策劃之初就對這類物品進行一個輔助性的活動設定，一旦出現由於外挂的出現導致此類物品無用的情況，我們就可以通過相關的任務活動讓玩家對其進行收集，然後給予玩家一定的經驗或者其他類型的獎勵，將那些因為遊戲外挂而變得沒有用處的物品，再次變成有作用的產品。
4、對人物的暗屬設定：這主要是應對在遊戲當中那些提供加速移動、攻擊加強等對人物自身屬性產生改變的外挂而設定的，一般我們在遊戲設定時就可以很輕易的得到玩家從某點到達地圖上的某一點所需要用的時間最快有多少，玩家如果對怪物進行攻擊時不同的等級的人物對同一個怪物的攻擊速度的最快時間是多少，有了這些數據我們就可以通過這些遊戲人物的暗屬性進行設定，這些人物的暗屬性在平時不會對遊戲人物的屬性進行限定的，一旦玩家因為使用遊戲外挂加強移動速度和攻擊速度或攻擊力時超過了人物暗屬性的設定，遊戲的暗屬性懲罰機制便會啟動，在一個時間段內讓玩家對下一個怪物在攻擊時的攻擊力為零或將玩家所控的人物移動速度變為零，這樣即不會讓玩家有反感情緒，同時也會讓玩家對遊戲外挂產生厭惡。
5、前四點主要是針對遊戲策劃之初時如何對遊戲外挂進行設定性的反擊對抗方式，這第四點主要說的就是如何順應遊戲外挂，可能是出於對外挂的處理習慣，很多公司對那些只要是對遊戲本身的規則和人物屬性產生影響的遊戲外挂都會加以應對，然而這樣作並不一定會得到好的結果，對待外挂我們也要能夠區分的來對待，有的遊戲外挂不僅不會對遊戲產生不好影響，反之如果我們利用好的話還會為遊戲增光加色。為了能夠更好的說明這一點，在此舉一個XX賽車的例子和大家共同的探討，目前在市場上有一款XX賽車的競速類遊戲很受玩家的喜愛，由於遊戲有了大量的玩家市場遊戲外挂便開始進入到這款遊戲當中，這個外挂有加速、無視道具攻擊等功能，其中以對玩家所控車輛進行加速效果為這些外挂的主要內容，現在我們開始思考這樣一個問題這款XX賽車地圖以及道具對於玩家來說已經不具有新鮮感，這款遊戲對玩家最大的吸引力就是讓玩家在不同的比賽道路上利用比賽用車的速度和轉彎的技巧二者之間的一種配合，隨著比賽車輛的速度提升也加大了玩家對車輛的控制難度，還加大了玩家在使用攻擊性道具時的準確性，那麼這款遊戲中以加速功能為主的遊戲外挂不正好為遊戲本身的難度提升進行了服務了嗎？說到這裡會有人說要是這樣的話那麼玩家對遊戲中各種需要花錢夠買的車輛需求不就減低了嗎？我認為對這種以加速為主的遊戲外挂的利用是不會讓玩家對車輛的需求減低的，因為不同級別的車輛它們的最高時速上限是不同的，就算是加速外挂也不會提供某款車輛額外的馬力，另外玩家對不同車輛的追求是為了滿足其個性化的需要，對這種個性化需要影響最大的是車型外表而不是車輛的時速，所以我個人認為此類加速外挂完全沒有必要將其封掉，而是要將其成為每一個玩家的遊戲工具，這樣一方面我們讓所有的玩家都具有了加速的功能，將比賽又拉回到公平的狀態，另外遊戲外挂的開發也會自然罷手，因為官方的介入必然導致無利可圖。
我們的反思
現在我們探討了遊戲外挂的危害，人們為什麼要使用遊戲外挂以及防治遊戲外挂的幾個思路，我們就又要考慮這樣一個問題：為什麼會出現外挂橫行這樣的情況？我初步的總結出來了以下幾點，和大家一起思考：
一、遊戲內的物品的品種過於單一化
二、遊戲宣傳時對玩家市場的引導過於簡單化
三、對遊戲外挂的功能內容預計的不足，導致系統設定的不足
四、遊戲模式過於簡單，在此我想多說幾句，現在很多遊戲策劃在想著用什麼樣的工具可以更加的先進，最新的遊戲形式是什麼樣的？新的遊戲產品裏麵包含了哪些以往遊戲所沒有設定，在網上進行著強烈的爭論，誠然這是作為一個遊戲策劃所必須的，我們要不時的補充自己的學識，可是我們是否要想一想遊戲策劃最終的工作目標不是學到了什麼，而是要知道我們如何把我們已經具有的知識如何的使用到遊戲當中，就像當初任天堂紅白機上的一款有名的遊戲《魂鬥羅》，通過橫卷軸和縱卷軸兩種視角表達方式，就很好的設定出來了遊戲空間和遊戲難度和不同的遊戲方式，讓很多玩家樂此不疲的一遍又一遍的玩著，現在我們有的國內公司採用了很新的遊戲引擎和先進技術，用了很多中華文化背景，卻沒有在市場上得到很好的效益。我想如何更好的用我們已有的知識來策劃出順應玩家遊戲心理，才是當前至關重要的。
當前遊戲外挂的表現形式
最後給大家列出一些在網路遊戲外挂當中使用相當高的幾個主要功能，以供大家一起分析研究，由於外挂的內容多種多樣，而且不同的遊戲類型所具有的外挂功能也大不相同，在此僅以目前佔市場比重相對較大的MMORPG類遊戲外挂功能作出列舉：
一、加快玩家的移動速度和瞬間移動的功能；
二、加快玩家的打怪速度，加大玩家可以打怪的距離
三、降低玩家的操控難度：自動按鍵，自動補藥，自動瞄準，自動射擊，自動撿取物品，吸引怪物功能，固定怪物功能，自動使用技能為隊友加血等；
四、對遊戲場景物體進行修改：透視，玩家可以到達遊戲不讓到達的地方等；
五、自動練級外挂：它主要包括自動打怪，自動選怪，自動選擇性拾取物品，自動將物品存在倉庫，自動進行購買商品。
Reference
http://211.147.225.34/gate/big5/game.chinaitlab.com/machinate/721168_10.html
星期一, 11月 05, 2007
星期日, 11月 04, 2007
ACPI v.s ASL Code
ㄧ般OEM/ODM BIOS工程師接觸到BIOS中比較特殊的部份是屬於ACPI的ASL Code，因為這部份的程式碼主要的功能就是提供OS去做一些服務以及提供一些資訊給OS使用，因此本篇文章重點放在事件的觸發(event)的概念與ASL Code架構。
先說明一下何謂硬體事件： 在系統中，常常有一些硬體會產生一些事件，例如使用者按下Power Button，而這個動作需不需要讓OS知道 ? 答案是肯定的；當OS知道後，最常出現的畫面就是會跳出一個視窗，然後讓你選擇”重新開機” 、 “登出” 或是 “關閉電腦”，另外像是你的NoteBook 插上船塢(Docking) 時，也是要通知OS 目前系統插在船塢上，這樣子才能更新狀態或是做其他需要服務的事情。而這些動作就是硬體所產生的事件，【而事件產生後需要通知OS】，通知的方式也分成不同類型，最常見的方式就是SCI。
假設產生的硬體事件是透過SCI 來告知OS有事件產生，而OS的驅動程式會去辨別是屬於哪一種硬體事件(系統中可以產生事件的硬體有很多類型)，然後針對不同的事件去執行不同的ASL Code。
一般透過SCI 來通知OS的硬體事件都會有一個事件編號，假設有一個硬體事件產生，而他的事件編號是Number 20(編號是BIOS端自己定義的，所以家OEM/ODM製造出來的電腦中所代表的意思也不同)，一般我們稱為此事件為Q event 編號20，寫作Q20； 當OS 知道是Q20 event後，就會執行對應的ASL Code，例如：
Method(_Q20){ <--ACPI Spec定義Q Method 可以從00~FFh，其意義由製造商自己定義
…..
}
範例中 方法“Method()” 這個語法類似C語言的副程式寫法，他代表著當編號20 的硬體事件產生後，OS會去執行這個Method內所撰寫的程式碼，至於撰寫什麼功能就要參考這家BIOS規範書中的說明，一般比較常見的就是Fn+Key 的硬體事件產生後，透過ASL Code通知Application去改變音量大小。
所以對於ASL Code來說，並沒有所謂的類似C語言的主程式進入點，因為他是一個屬於event-based 的程式架構。
Main() <--C語言程式的進入點
{
…
FunA(...);
}
………………………………
Method(_Q20) <--ASL Code沒有進入點
{
…
}
Method(_Q8A)
{
…
}
Method(OEMM,2) //自己定義且帶有引數的方法
{
Store(Arg0,Local0);
...
}
結論:
整篇文章的重點在於說明 ASL Code是事件驅動類型，沒有所謂的程式進入點，因此你要多了解不同的硬體事件是透過什麼方式告知OS(SCI/GPE…etc)，然後OS會幫你執行哪些ASL code。 至於ASL Code語法說明則參考ACPI Spec 中有更詳細的說明。
先說明一下何謂硬體事件： 在系統中，常常有一些硬體會產生一些事件，例如使用者按下Power Button，而這個動作需不需要讓OS知道 ? 答案是肯定的；當OS知道後，最常出現的畫面就是會跳出一個視窗，然後讓你選擇”重新開機” 、 “登出” 或是 “關閉電腦”，另外像是你的NoteBook 插上船塢(Docking) 時，也是要通知OS 目前系統插在船塢上，這樣子才能更新狀態或是做其他需要服務的事情。而這些動作就是硬體所產生的事件，【而事件產生後需要通知OS】，通知的方式也分成不同類型，最常見的方式就是SCI。
假設產生的硬體事件是透過SCI 來告知OS有事件產生，而OS的驅動程式會去辨別是屬於哪一種硬體事件(系統中可以產生事件的硬體有很多類型)，然後針對不同的事件去執行不同的ASL Code。
一般透過SCI 來通知OS的硬體事件都會有一個事件編號，假設有一個硬體事件產生，而他的事件編號是Number 20(編號是BIOS端自己定義的，所以家OEM/ODM製造出來的電腦中所代表的意思也不同)，一般我們稱為此事件為Q event 編號20，寫作Q20； 當OS 知道是Q20 event後，就會執行對應的ASL Code，例如：
Method(_Q20){ <--ACPI Spec定義Q Method 可以從00~FFh，其意義由製造商自己定義
…..
}
範例中 方法“Method()” 這個語法類似C語言的副程式寫法，他代表著當編號20 的硬體事件產生後，OS會去執行這個Method內所撰寫的程式碼，至於撰寫什麼功能就要參考這家BIOS規範書中的說明，一般比較常見的就是Fn+Key 的硬體事件產生後，透過ASL Code通知Application去改變音量大小。
所以對於ASL Code來說，並沒有所謂的類似C語言的主程式進入點，因為他是一個屬於event-based 的程式架構。
Main() <--C語言程式的進入點
{
…
FunA(...);
}
………………………………
Method(_Q20) <--ASL Code沒有進入點
{
…
}
Method(_Q8A)
{
…
}
Method(OEMM,2) //自己定義且帶有引數的方法
{
Store(Arg0,Local0);
...
}
結論:
整篇文章的重點在於說明 ASL Code是事件驅動類型，沒有所謂的程式進入點，因此你要多了解不同的硬體事件是透過什麼方式告知OS(SCI/GPE…etc)，然後OS會幫你執行哪些ASL code。 至於ASL Code語法說明則參考ACPI Spec 中有更詳細的說明。
BIOS's 神秘面紗
對於一般使用者來說，BIOS的存在與否有可能連系統從買進、使用、壞損後都還不知道有他的存在，但是對於進階的使用者來(DIY 玩家)，BIOS 的校調確可以增加對於系統的操控以及效能的調整。如圖所示，這是一般BIOS設定畫面，依照這家BIOS廠商的不同，所提供的設定畫面與功能也有所不同。
因此一般多數人的印象還是停留在對於BIOS 要如何設定與校調，因此對於一般想進入這個行業的新手們的入門資料也是非常的少。
目前市面上的書籍中對於BIOS比較有深入探討的是 旗標出版社 "BIOS Inside，BIOS研發技術剖析"，ㄧ共是兩版本，但書籍中比較著墨在 AMI BIOS 的程式碼撰寫方式以及工具的使用，對於系統平台部分著墨較少，但是卻也涵蓋了大部分的資訊，所以比較像AMI BIOS 新進員工訓練手冊。因此，對於想進入這個行業的人，我建議可以參考這本書中的指引，對於了解BIOS 工作性質會有許多的幫助。
至於有些人認為要不要 "很懂" 組合語言? 這部分我個人覺得不是那麼重要，因為了解系統架構會比你撰寫程式碼來的重要，畢竟程式語言只是一個工具，你只要懂工具的用法就可以了，懂得系統架構的人才能對於這些語言有更深入的體會，就像是有些人會寫組合語言，但是連邏輯位址/線性位址/實體位址都搞不清楚，還會把虛擬位址搞在ㄧ起。而實際上真正懂組合語言的人真的不多，像是我本身對於組合語言就還是懵懵懂懂的，這是因為我對於硬體架構還不是那麼了解，所以對於組合語言的精神我還無法掌握，但是對於工具的應用(用組合語言撰寫程式或是修改BIOS程式碼)卻也還可以符合工作上的需求。
我對於ㄧ般有興趣的人的建議是多去看一下IA32硬體架構的書籍(PC 硬體介面研究)，多了解組合語言用法，其他的就是多撰寫ㄧ些與BIOS/系統有關的程式，像是如何存取CMOS，如何呼叫BIOS提供的中斷，如何呼叫OS提供的中斷，如何存取硬碟資訊，如何列舉PCI設備...等，進階的部份就是如何切換CPU工作模式，中斷的管理...等，進階的部分一般Windows 程式書籍中會有提到。希望藉由這些資訊能夠幫助大家更了解如果要踏入 BIOS 行業你需要哪些知識。
OEM/ODM BIOS工程師的行情價: 嗯看公司...目前3x000NT(大學畢，不含公司分紅)...
如果換算其他公司算法(沒股票的那種)，約5x000~6x000NT*14 個月
星期四, 11月 01, 2007
可以反組譯的 Debug 工具簡介~~~
ㄧ般Debug BIOS程式碼的時候會透過幾個反組譯工具或是Debug Tools來輔助，這邊大概就簡略說明一下我比較習慣的工具(可以反組譯程式碼及修改的工具)：
1. BIOS Vendor 提供的Debug Tools
ㄧ般OEM/ODM BIOS工程師比較主要的Debug Tools，他的連線介面方式像目前最火紅的 USB2.0 cable 連線方式或是以前的1394 cable...etc.ㄧ般這種工具需要搭配BIOS Vendor的BIOS 程式碼來達成，也就是你會去使用某個"switch"來開關BIOS Code， 簡單的說就是當Switch = ON時，BIOS 的Build Tools在Compiler 你的BIOS Code時，會把Debug Tools需要用到的BIOS 程式碼拉進來一起Compiler，於是會影響到你的BIOS ROM Size的問題，因此ㄧ般我們會把ㄧ些不必要的程式碼先註解掉，以免當Debug code拉進來一起Compiler的時候造成BIOS Size爆掉(不夠用)，至於"Switch"的設定則依照不同BIOS廠商就會有不同的開關方式，而建立的BIOS ROM 就是一個 Debug version，接著需要將這個BIOS燒入到主機板內，然後透過BIOS Vendor提供的Debug 軟體來做除錯的動作。
而這種架構下的Debug 方式稱為 Client(要被除錯的那塊主機板或系統) 與 Server(安裝了Debug 軟體的系統，一般就是你的工作機) 的關係，其原理簡單說就是 Client 會透過連線(USB/1394) 把ㄧ些資訊傳給Server上面的Debug 軟體，接著你就可以去做一些除錯的動作。
各家BIOS廠商的除錯工具都不同，但是方式大同小異，因此工具的學習只是基本的知識，重點還是在你對於整個系統架構的了解程度才能夠有效的針對問題解決。
2. Windows 附帶的Debug.com 以及Debug32.com
ㄧ般用來查看一些BIOS code留在系統記憶體的ㄧ些資訊(E0000~FFFFFh)，這些資訊就像是DMI/PnP BIOS Struct / PCI IRQ Routing Table ...etc 或是查看一些OpROM 甚至是手動載入某個OpROM 到記憶體中並追蹤他或是修改ROM的時候可以用，其應用就看個人經驗而有不同的發揮，不過一般修改ROM還會搭配HEX Editor 直接修改機器碼就可了。
3. IDA Pro + Softice + Win32DASM + OllyDbg
這幾個工具都是針對Windows的一些問題去追蹤或是反組譯某些bin file或是破解程式時在使用，其應用範圍也是看個人經驗而有所不同，這邊只是簡單說明我個人習慣的一些工具。
4. Other
除了上面說的這些工具之外當然還會透過一些應用程式來幫忙，像是RU.EXE/SE.EXE/ACPIView.exe...etc，因為這些工具不能反組譯程式碼，所以我就不多加討論。
在這篇文章中，最主要是能將 BIOS 工作性質做一些基本說明，對於有心進入這個行業的朋友們了解，一個BIOS工程師基本上會做哪些事情以及你需要了解哪些工具，而上述的工具都是我個人習慣使用的工具，當然其他人也可能會跟我不一樣，因此希望能藉由這篇文章讓有興趣的朋友能有個方向。
1. BIOS Vendor 提供的Debug Tools
ㄧ般OEM/ODM BIOS工程師比較主要的Debug Tools，他的連線介面方式像目前最火紅的 USB2.0 cable 連線方式或是以前的1394 cable...etc.ㄧ般這種工具需要搭配BIOS Vendor的BIOS 程式碼來達成，也就是你會去使用某個"switch"來開關BIOS Code， 簡單的說就是當Switch = ON時，BIOS 的Build Tools在Compiler 你的BIOS Code時，會把Debug Tools需要用到的BIOS 程式碼拉進來一起Compiler，於是會影響到你的BIOS ROM Size的問題，因此ㄧ般我們會把ㄧ些不必要的程式碼先註解掉，以免當Debug code拉進來一起Compiler的時候造成BIOS Size爆掉(不夠用)，至於"Switch"的設定則依照不同BIOS廠商就會有不同的開關方式，而建立的BIOS ROM 就是一個 Debug version，接著需要將這個BIOS燒入到主機板內，然後透過BIOS Vendor提供的Debug 軟體來做除錯的動作。
而這種架構下的Debug 方式稱為 Client(要被除錯的那塊主機板或系統) 與 Server(安裝了Debug 軟體的系統，一般就是你的工作機) 的關係，其原理簡單說就是 Client 會透過連線(USB/1394) 把ㄧ些資訊傳給Server上面的Debug 軟體，接著你就可以去做一些除錯的動作。
各家BIOS廠商的除錯工具都不同，但是方式大同小異，因此工具的學習只是基本的知識，重點還是在你對於整個系統架構的了解程度才能夠有效的針對問題解決。
2. Windows 附帶的Debug.com 以及Debug32.com
ㄧ般用來查看一些BIOS code留在系統記憶體的ㄧ些資訊(E0000~FFFFFh)，這些資訊就像是DMI/PnP BIOS Struct / PCI IRQ Routing Table ...etc 或是查看一些OpROM 甚至是手動載入某個OpROM 到記憶體中並追蹤他或是修改ROM的時候可以用，其應用就看個人經驗而有不同的發揮，不過一般修改ROM還會搭配HEX Editor 直接修改機器碼就可了。
3. IDA Pro + Softice + Win32DASM + OllyDbg
這幾個工具都是針對Windows的一些問題去追蹤或是反組譯某些bin file或是破解程式時在使用，其應用範圍也是看個人經驗而有所不同，這邊只是簡單說明我個人習慣的一些工具。
4. Other
除了上面說的這些工具之外當然還會透過一些應用程式來幫忙，像是RU.EXE/SE.EXE/ACPIView.exe...etc，因為這些工具不能反組譯程式碼，所以我就不多加討論。
在這篇文章中，最主要是能將 BIOS 工作性質做一些基本說明，對於有心進入這個行業的朋友們了解，一個BIOS工程師基本上會做哪些事情以及你需要了解哪些工具，而上述的工具都是我個人習慣使用的工具，當然其他人也可能會跟我不一樣，因此希望能藉由這篇文章讓有興趣的朋友能有個方向。
星期三, 10月 31, 2007
SlickEdit® 2007's Tags
對於SlickEdit® 2007 如何建立一個專案檔我這邊就不說明了，這邊只強調如何建立Tags (標籤)。在ㄧ般我建立一個Workspace後，我會在裡面建立專案(Project)接著選取你的資料匣；而這個資料匣就是你的Source code的目錄，例如P 廠商Assembly的Corebase目錄或是I 廠商UEFI的Codebase目錄。
建立的時候因為你的目錄內可能會有很多種不同的檔案類型(*.asm ; *.c ;*.inc ...) 所以你在Add Tree的時候必須把你的檔案類型都加進去，不然預設值只會找C++的檔案格式的檔案，所以建立Tags的時候會找不到你要的檔案內的定義。如同上圖中所示，你把你要的通通都加進去。
在點選【OK】後，你會看到下圖所示的畫面，他會開始去建立Tags ....
對於建立好的專案檔中，你看到的畫面ㄧ般都是分類成Source file / Header files...等(下圖左邊)，如果你想要用目錄型態顯示，就使用下面我說的方式，在專案瀏覽的地方按滑鼠右鍵，會跳出ㄧ個選單(下圖右邊)，然後選擇Directory View 來顯示就可以了：
最後，你開啟你要編輯的檔案，把滑鼠移動到關鍵字中，接著按滑鼠右鍵，在跳出來的選單中選擇Go to definition 或是Go to Reference ，這樣子就可以做到很便捷的Trace Code 的方式。
不過，我忘記預設的SlickEdit中到底有沒有這兩個選項，因為如同我之前文章說的，這個工具功能強大不過要自己手動增加功能，因此我在下面的圖中有說明如何去設定他，在下圖中你可以選擇Edit Menu，然後你會看到ㄧ個設定畫面； 接著設定一些你要的功能，至於哪些指令可以做哪些功能就請你自己參考他的Help 文件檔的說明，因為我也是從那邊看，然後去設定這些功能的。
附帶一提，這個工具還可以自己擴充 "巨集Macro"，我記得這個工具的目錄內有一個資料匣，裡面放了很多巨集，你可以修改它來擴充你的編輯器功能，像是點Tab 兩下就關閉你開啟的檔案...etc，利用Google應該也可以找到ㄧ些範例。
星期日, 10月 28, 2007
ACPI Table 基本知識
ACPI Table基本知識(BIOS觀點):
1.包在BIOS ROM中 的 ASL Code 就是ACPI Table，而ACPI Table有分成不同類型的Table(RSDT/FADT/DSDT...etc.)。
2.像是我們比較常使用的DSDT Table就是放了一些event code，簡單說就是當某個H/W event 發生後，系統OS會去依照描述在這個DSDT Table中的ASL Code去執行，而這些Acpi Table包在BIOS ROM中的形式是AML Code (類似機器碼)。
3.BIOS在開機過程中會把包在BIOS ROM中的Acpi Table 載入到RAM 中，然後留下一些資訊給OS來找到他們，最簡單的例子就是RSDP Table會放在1M以下的某個位址(一般都是在E0000h~FFFFFh)，然後OS就可以透過搜尋"Signature"(某個標記字)的方式來找到其他的Acpi Table entry point。
[勘誤] 應該是RSDP Structure 不是 RSDP Table ，打錯了 >.< ，感謝糾正! 這個Struct內的RSD PTR欄位會指向RSDT Table ，而如何找這個Struct的方式就是在1M以下的地方找"RSD PTR"，有興趣的自己用Debug.com 找看看吧 ^^。 4. OS 需要有一個 AML 翻譯器去翻譯這些AML Code，然後執行他們。 5. 每個Platform 的Host Controller 的暫存器位址會不同，所以BIOS需要透過ACPI Table來告知OS這些暫存器的位址，這樣子做的好處是OS不需要知道你是在什麼Platform，因為他只單純看BIOS所提供的H/W 資訊。 6. ACPI Table還可以用來當作OS 啟動金鑰，例如SLIC Table就是一個例子，OS透過檢查包在BIOS ROM中的ACPI Table的內容來決定是不是一個台OEM 電腦。 其他詳細介紹請參閱ACPI Spec 3.0b 以及微軟網站介紹，下圖為參考微軟文件說明：
1.包在BIOS ROM中 的 ASL Code 就是ACPI Table，而ACPI Table有分成不同類型的Table(RSDT/FADT/DSDT...etc.)。
2.像是我們比較常使用的DSDT Table就是放了一些event code，簡單說就是當某個H/W event 發生後，系統OS會去依照描述在這個DSDT Table中的ASL Code去執行，而這些Acpi Table包在BIOS ROM中的形式是AML Code (類似機器碼)。
3.BIOS在開機過程中會把包在BIOS ROM中的Acpi Table 載入到RAM 中，然後留下一些資訊給OS來找到他們，最簡單的例子就是RSDP Table會放在1M以下的某個位址(一般都是在E0000h~FFFFFh)，然後OS就可以透過搜尋"Signature"(某個標記字)的方式來找到其他的Acpi Table entry point。
[勘誤] 應該是RSDP Structure 不是 RSDP Table ，打錯了 >.< ，感謝糾正! 這個Struct內的RSD PTR欄位會指向RSDT Table ，而如何找這個Struct的方式就是在1M以下的地方找"RSD PTR"，有興趣的自己用Debug.com 找看看吧 ^^。 4. OS 需要有一個 AML 翻譯器去翻譯這些AML Code，然後執行他們。 5. 每個Platform 的Host Controller 的暫存器位址會不同，所以BIOS需要透過ACPI Table來告知OS這些暫存器的位址，這樣子做的好處是OS不需要知道你是在什麼Platform，因為他只單純看BIOS所提供的H/W 資訊。 6. ACPI Table還可以用來當作OS 啟動金鑰，例如SLIC Table就是一個例子，OS透過檢查包在BIOS ROM中的ACPI Table的內容來決定是不是一個台OEM 電腦。 其他詳細介紹請參閱ACPI Spec 3.0b 以及微軟網站介紹，下圖為參考微軟文件說明：
SCI v.s SMI 基本概念
這邊大概描述一下這兩種東西的不同處(BIOS 觀點)：
SMM is entered via the SMI (system management interrupt).
SMI - System Managment interrupt
SCI - System Control interrupt
由上面字義的解釋可以得知幾件事情:
1. SMI pin 觸發後會使CPU 進入SMM Mode，而BIOS會把某些程式碼放在SMM 所在位置(SMRAM)
所以簡單說就是SMI pin 觸發後，CPU會去執行BIOS中的某個程式碼，至於是哪段程式碼，就要看BIOS註冊了哪個Functon。
SMI pin--> CPU SMM Mode --> BIOS routine
2. SCI pin 觸發後是系統OS 接手後面的事情。 所以SCI觸發後，CPU會去執行某個放在中斷描述表中的程式(IDT)，一般都是指向某個驅動程式(ACPI.sys )。
所以簡單說就是當SCI pin 觸發後，ACPI driver會通知相關的驅動程式(ACPI EC Driver)，然後跟EC BIOS取得一個代碼，而這個代碼就是ASL Code中的Qxx Number ，接著OS 會去執行某一段ASL Code ，一般都是Method(Qxx)。至於Method(Qxx) 內要做什麼事情就要看一些BIOS Features Spec的定義。
SCI pin --> OS Acpi Driver --> ASL Code (Q event) --> ? (看BIOS Spec需求)
結論:
IA32架構中，EC Chipset會連接 2 pins(SCI/SMI)到I/O Control Host ，接著當EC 去拉這兩根pin的電位的時候(Low/High active) 南橋會告知CPU 處理後續動作(進入SMM Mode執行某段BIOS Code或是執行OS內的ACPI Driver)，接著後續的動作就如同你們在BIOS 程式碼中看到的部份。
至於詳細設定資料請參考ACPI Spec、ICH Spec與IA32 Spec SMM Mode章節所描述，這部份是屬於經驗累積，江湖一點訣點破就不值錢 ^^b。
另外，為何要用SCI/SMI 則是在IA32 系統發展史中有說明，如果有興趣的人可以從APM/ACPI 歷史開始看。
SMM is entered via the SMI (system management interrupt).
SMI - System Managment interrupt
SCI - System Control interrupt
由上面字義的解釋可以得知幾件事情:
1. SMI pin 觸發後會使CPU 進入SMM Mode，而BIOS會把某些程式碼放在SMM 所在位置(SMRAM)
所以簡單說就是SMI pin 觸發後，CPU會去執行BIOS中的某個程式碼，至於是哪段程式碼，就要看BIOS註冊了哪個Functon。
SMI pin--> CPU SMM Mode --> BIOS routine
2. SCI pin 觸發後是系統OS 接手後面的事情。 所以SCI觸發後，CPU會去執行某個放在中斷描述表中的程式(IDT)，一般都是指向某個驅動程式(ACPI.sys )。
所以簡單說就是當SCI pin 觸發後，ACPI driver會通知相關的驅動程式(ACPI EC Driver)，然後跟EC BIOS取得一個代碼，而這個代碼就是ASL Code中的Qxx Number ，接著OS 會去執行某一段ASL Code ，一般都是Method(Qxx)。至於Method(Qxx) 內要做什麼事情就要看一些BIOS Features Spec的定義。
SCI pin --> OS Acpi Driver --> ASL Code (Q event) --> ? (看BIOS Spec需求)
結論:
IA32架構中，EC Chipset會連接 2 pins(SCI/SMI)到I/O Control Host ，接著當EC 去拉這兩根pin的電位的時候(Low/High active) 南橋會告知CPU 處理後續動作(進入SMM Mode執行某段BIOS Code或是執行OS內的ACPI Driver)，接著後續的動作就如同你們在BIOS 程式碼中看到的部份。
至於詳細設定資料請參考ACPI Spec、ICH Spec與IA32 Spec SMM Mode章節所描述，這部份是屬於經驗累積，江湖一點訣點破就不值錢 ^^b。
另外，為何要用SCI/SMI 則是在IA32 系統發展史中有說明，如果有興趣的人可以從APM/ACPI 歷史開始看。
星期三, 10月 24, 2007
SlickEdit & Beyond Compare 小技巧
今天在Debug BIOS code 過程中發現軟體工具的一些小技巧：
SlickEdit : 可以直些按下Ctrl + D 去開啟"某路徑的檔案"
例如：
某個xxx.dsc 檔案內容中有一行內容為
Chipset\Ich9\Ich9Init.inf
如果你想要開啟這個inf的時候，只要把游標移動到這一行，然後按下Ctrl+D ，那麼你就可以在SlickEdit中看到它開啟了Chipset\Ich9\Ich9Init.inf 這個檔案來讓你編輯。
Beyond Compare : 可以使用外部檢視工具來編輯
一般使用Beyond Compare比對兩個不同目錄內的檔案後，你可以直接點選檔案，然後Beyond Compare會使用自帶的檔案編輯器來比較檔案內容，並且顯示不同的地方，但是當你要修改內容的時候，你只能在視窗最下面"一行一行"修改，沒辦法一次修改兩行以上。
所以我們改使用另一個比較工具(Araxis Merge v6.5)來當作檔案編輯器：
1.Beyond Compare中點選 工具選項-->偏好設定-->外部檢視工具選項 然後點選"新增"
2.接著依照下面設定:
說明: AraxisMerge 快速鍵: Ctrl+A
命令列參數(你安裝的路徑): C:\Program files\....\AraxisMerge.exe %f %f
(%f %f 代表比較兩個檔案)
設定好之後，下次要開啟編輯器來比較內容的時候就按下Ctrl+A 你就可以改用Araxis Merge來編輯。
有人可能會問說，Araxis Merge 跟Beyond Compare都是一樣的東西，可以比較目錄或是檔案，幹麻要在Beyond內改用Araxis Merge所提供的檔案編輯器，直接使用Araxis Merge 來比較就好了 ?
這是因為Beyond Compare的比較畫面的視窗比較好看很清晰明瞭，但是編輯器很討厭，只能一行一行編輯，而Araxis Merge則是比較的畫面很難看，但是編輯器很好用，可以一次編輯很多行，所以我只好混搭，這樣子比較好用。
SlickEdit : 可以直些按下Ctrl + D 去開啟"某路徑的檔案"
例如：
某個xxx.dsc 檔案內容中有一行內容為
Chipset\Ich9\Ich9Init.inf
如果你想要開啟這個inf的時候，只要把游標移動到這一行，然後按下Ctrl+D ，那麼你就可以在SlickEdit中看到它開啟了Chipset\Ich9\Ich9Init.inf 這個檔案來讓你編輯。
Beyond Compare : 可以使用外部檢視工具來編輯
一般使用Beyond Compare比對兩個不同目錄內的檔案後，你可以直接點選檔案，然後Beyond Compare會使用自帶的檔案編輯器來比較檔案內容，並且顯示不同的地方，但是當你要修改內容的時候，你只能在視窗最下面"一行一行"修改，沒辦法一次修改兩行以上。
所以我們改使用另一個比較工具(Araxis Merge v6.5)來當作檔案編輯器：
1.Beyond Compare中點選 工具選項-->偏好設定-->外部檢視工具選項 然後點選"新增"
2.接著依照下面設定:
說明: AraxisMerge 快速鍵: Ctrl+A
命令列參數(你安裝的路徑): C:\Program files\....\AraxisMerge.exe %f %f
(%f %f 代表比較兩個檔案)
設定好之後，下次要開啟編輯器來比較內容的時候就按下Ctrl+A 你就可以改用Araxis Merge來編輯。
有人可能會問說，Araxis Merge 跟Beyond Compare都是一樣的東西，可以比較目錄或是檔案，幹麻要在Beyond內改用Araxis Merge所提供的檔案編輯器，直接使用Araxis Merge 來比較就好了 ?
這是因為Beyond Compare的比較畫面的視窗比較好看很清晰明瞭，但是編輯器很討厭，只能一行一行編輯，而Araxis Merge則是比較的畫面很難看，但是編輯器很好用，可以一次編輯很多行，所以我只好混搭，這樣子比較好用。
星期二, 10月 23, 2007
POST Card & Port 80h
[前言 -什麼是Debug Card]
對於BIOS 工程師來說，常常會因為我們在移植程式碼到不同平台的時候，因為忽略了一些細節而讓BIOS程式碼無法工作，最常見的就是當機。
由於BIOS是屬於一個Loader(引導程式，或是初始化程式)，可能當機的地方在VGA還沒辦法顯示的地方，所以錯誤訊息可能沒辦法顯示在螢幕上，因此透過其他的方式來讓我們知道BIOS 程式碼已經執行到了哪個階段，這樣子有助於我們去Debug 。
另外對於ㄧ台已經出貨給使用者的電腦，也可以透過這個方式來維修。而對於BIOS工程師來說I/O Port 80h 是一個很實用的Debug Port，而這個I/O Address已經成為一個標準，所以我們可以透過寫入代碼到Port 80h的方式，將代碼送到ㄧ張有七段顯示器的卡片來顯示，而顯示的那張卡片就稱為Debug Card或是Post Card，而顯示在卡上面的代碼就稱為POST Code(0x00~0xFF)，當然也會因為不同BIOS廠商所以代碼也會有所不同。
[IA32 架構下的Port 80h]
Port 80h 與Debug Card 的路徑是如何被初始化的呢? 這部份是討論你寫入Port 80h 的資料是如何經過硬體電路然後解碼到Debug Card?
ㄧ般而言，目前IA32架構下的電腦中POST Card可以連接到PCI/LPC...etc 不同型態的bus，在IA32架構底下I/O Control Host 會負責將寫入到Port 80h的資料往PCI/LPC Bus送，然後我們就可以顯示在七段顯示器上面。
所以，由上述可以得知：
1.BIOS端需要去組態(設定) I/O Control Host ，然後選擇Port 80h資料要送到哪邊(PCI/LPC)。
2.HW需要設計一塊POST Card來負責將I/O Control Host 送過來的資料解碼(decode)成七段顯示器能夠顯示的訊號。
所以看起來很簡單吧，其實實做的時候只要拿著ICH Spec然後ㄧ步一步下去設定就可以了。
可能會有人想問，BIOS不是自己會去初始化這部分嗎，那幹麻還要自己做?
如果你想問這個問題的話，又剛好你是一個BIOS工程師時，你可以自己實驗一樣東西，就是在FFFF_FFF0的指令跳躍之後，你寫一段下面的Code 來做一個簡單的測試，這段code最主要是在POST Card上面ㄧ直顯示99h：
FirstPostCode:
mov al,099h
mov dx,80h
out dx,al
jmp FirstPostCode
由於BIOS一開始執行的地方你就輸出資料到Port 80h，此時系統上面的POST Card 不會顯示99h，這是因為你沒有初始化I/O Control Host 所以會造成系統當機，這也就是這篇文章的重點 "如何自己動手做"。
因為BIOS 能開始讓你寫入資料到Port 80h的地方可能不是一開始的BIOS entry point ，所以如果你想要在更早的地方去輸出ㄧ個代碼到Port 80h時，你就必須這樣子做。
由於我沒觸過PCI介面的POST Card，所以沒研究要如何針對這種類型的POST card初始化，但是對於LPC bus的方式則是去組態LPC中的暫存器以及RCRB中的設定就可以了讓寫入Port 80h的資料正確的送到LPC Bus，相關詳細資訊可參考I/O Control Host Spec中的說明。
[註]
P廠商的BIOS 在Post 階段一開始的時候就會去初始化Port 80h的相關設定，而I廠商的BIOS 則會到PEI 的某個點才會去做這部份的動作。
但是不管是哪一家的BIOS，如果你想更早一點就丟Port 80h，你就必須這樣子做，當然也有例外，例如硬體電路預設就已經是對的路徑的時候(例如預設PCI Bus，而你也用PCI Debug Card)，這篇文章就沒有用了...呵呵 ^^
圖 Mini PCI Debug Card
對於BIOS 工程師來說，常常會因為我們在移植程式碼到不同平台的時候，因為忽略了一些細節而讓BIOS程式碼無法工作，最常見的就是當機。
由於BIOS是屬於一個Loader(引導程式，或是初始化程式)，可能當機的地方在VGA還沒辦法顯示的地方，所以錯誤訊息可能沒辦法顯示在螢幕上，因此透過其他的方式來讓我們知道BIOS 程式碼已經執行到了哪個階段，這樣子有助於我們去Debug 。
另外對於ㄧ台已經出貨給使用者的電腦，也可以透過這個方式來維修。而對於BIOS工程師來說I/O Port 80h 是一個很實用的Debug Port，而這個I/O Address已經成為一個標準，所以我們可以透過寫入代碼到Port 80h的方式，將代碼送到ㄧ張有七段顯示器的卡片來顯示，而顯示的那張卡片就稱為Debug Card或是Post Card，而顯示在卡上面的代碼就稱為POST Code(0x00~0xFF)，當然也會因為不同BIOS廠商所以代碼也會有所不同。
[IA32 架構下的Port 80h]
Port 80h 與Debug Card 的路徑是如何被初始化的呢? 這部份是討論你寫入Port 80h 的資料是如何經過硬體電路然後解碼到Debug Card?
ㄧ般而言，目前IA32架構下的電腦中POST Card可以連接到PCI/LPC...etc 不同型態的bus，在IA32架構底下I/O Control Host 會負責將寫入到Port 80h的資料往PCI/LPC Bus送，然後我們就可以顯示在七段顯示器上面。
所以，由上述可以得知：
1.BIOS端需要去組態(設定) I/O Control Host ，然後選擇Port 80h資料要送到哪邊(PCI/LPC)。
2.HW需要設計一塊POST Card來負責將I/O Control Host 送過來的資料解碼(decode)成七段顯示器能夠顯示的訊號。
所以看起來很簡單吧，其實實做的時候只要拿著ICH Spec然後ㄧ步一步下去設定就可以了。
可能會有人想問，BIOS不是自己會去初始化這部分嗎，那幹麻還要自己做?
如果你想問這個問題的話，又剛好你是一個BIOS工程師時，你可以自己實驗一樣東西，就是在FFFF_FFF0的指令跳躍之後，你寫一段下面的Code 來做一個簡單的測試，這段code最主要是在POST Card上面ㄧ直顯示99h：
FirstPostCode:
mov al,099h
mov dx,80h
out dx,al
jmp FirstPostCode
由於BIOS一開始執行的地方你就輸出資料到Port 80h，此時系統上面的POST Card 不會顯示99h，這是因為你沒有初始化I/O Control Host 所以會造成系統當機，這也就是這篇文章的重點 "如何自己動手做"。
因為BIOS 能開始讓你寫入資料到Port 80h的地方可能不是一開始的BIOS entry point ，所以如果你想要在更早的地方去輸出ㄧ個代碼到Port 80h時，你就必須這樣子做。
由於我沒觸過PCI介面的POST Card，所以沒研究要如何針對這種類型的POST card初始化，但是對於LPC bus的方式則是去組態LPC中的暫存器以及RCRB中的設定就可以了讓寫入Port 80h的資料正確的送到LPC Bus，相關詳細資訊可參考I/O Control Host Spec中的說明。
[註]
P廠商的BIOS 在Post 階段一開始的時候就會去初始化Port 80h的相關設定，而I廠商的BIOS 則會到PEI 的某個點才會去做這部份的動作。
但是不管是哪一家的BIOS，如果你想更早一點就丟Port 80h，你就必須這樣子做，當然也有例外，例如硬體電路預設就已經是對的路徑的時候(例如預設PCI Bus，而你也用PCI Debug Card)，這篇文章就沒有用了...呵呵 ^^
圖 Mini PCI Debug Card
星期二, 10月 16, 2007
[我所知道的BIOS]->[Remaining POST Tasks] 11
除了之前所提的 tasks外,還有下列 main tasks是 BIOS POST會執行的:
[USB init]
=> initialize USB的部份.這方面的code幾乎是 kernel code,再加上少許的 chipset code(因為,chipset's USB controller是哪一種需要 customize, Ex. OHCI or UHCI...etc).
主要在 implement USB spec的部份(USB 1.1/2.0 and USB legacy). (天書也...沒看過...)
[KB init]
=> init KBC的部份
[HDD init]
=> 這是 locate IPL(Initial Program Load)的code.因為最終系統需要 load OS,而OS是存在 storage device中,因此需要讓storage....動起來 !
主要的工作有:
- 設定 chipset端的 storage controller(PATA or SATA)'s settings
- identify HDD
- config HDD by set-feature(<-設定 device端的 settings)
這樣一來,controller端與 device端有了 "相同的認知" 後,就可以 access HDD了 !
[ACPI]
=> 主要是將所有的 ACPI tables建至 memory中;讓ACPI OS可以 parse & config.
[Boot-to-OS]
=> 最後 BIOS's 工作是: invoke int19h(for Boot-strap) !此中斷服務程式會嘗試去找 boot device,並從中(storage)將 boot-loader 載入至 memory中;然後跳到 boot loader處,開始執行載入OS的工作 !
* 一但進入OS後,與BIOS會有關的....幾乎只剩 ACPI 了 !
BIOS不是雞肋 ^_^
[USB init]
=> initialize USB的部份.這方面的code幾乎是 kernel code,再加上少許的 chipset code(因為,chipset's USB controller是哪一種需要 customize, Ex. OHCI or UHCI...etc).
主要在 implement USB spec的部份(USB 1.1/2.0 and USB legacy). (天書也...沒看過...)
[KB init]
=> init KBC的部份
[HDD init]
=> 這是 locate IPL(Initial Program Load)的code.因為最終系統需要 load OS,而OS是存在 storage device中,因此需要讓storage....動起來 !
主要的工作有:
- 設定 chipset端的 storage controller(PATA or SATA)'s settings
- identify HDD
- config HDD by set-feature(<-設定 device端的 settings)
這樣一來,controller端與 device端有了 "相同的認知" 後,就可以 access HDD了 !
[ACPI]
=> 主要是將所有的 ACPI tables建至 memory中;讓ACPI OS可以 parse & config.
[Boot-to-OS]
=> 最後 BIOS's 工作是: invoke int19h(for Boot-strap) !此中斷服務程式會嘗試去找 boot device,並從中(storage)將 boot-loader 載入至 memory中;然後跳到 boot loader處,開始執行載入OS的工作 !
* 一但進入OS後,與BIOS會有關的....幾乎只剩 ACPI 了 !
[我所知道的BIOS]->[VGA init] 10
一般而言,BIOS會在POST時 locate 3 devices:
- Input device(Ex. Keyboard)
- Output device(Ex. Display device)
- IPL(Initial Program Load, Ex. HDD)
這次要提到的是 Display device,即 VGA !
在PCI_SCAN之後,BIOS會在記憶體中建立一個data structure,代表整個系統的 PCI architecture.
Ex. Ponter-> NB->P2P->SB->IDE->AUDIO->LAN->USB 2.0->USB 1.1->...->VGA->...->End
在VGA_init的階段,BIOS會去 go-through this list,一個個的問:"有沒有人需要shadow Option ROM的 ?"
-------------------------------
*1 在此,先break,並說明一些觀念:
1. Option ROM是 for H/W的 firmware;像BIOS一樣是 for MB.有可能直接在硬體上 ,or 包在BIOS image中
2. 有Option ROM的 H/W可能有: VGA card,Lan card, RAID card,...etc
3. VGA's Option ROM 也就是 VBIOS ! 專門處理 screen I/O operation(主要是int10h)
4. VGA "shadow" 即代表: 將 VBIOS copy 到 shadow RAM, Ex. C0000h~C7FFFh處(32K)
5. VGA init這個階段只 consider "VGA device" ! for 其他 device,之後再考慮其 shadow的事宜
-------------------------------
(承接前面的 flow):此時,VGA device會舉手說:"我要" !此時,BIOS會去尋找VGA device's Option ROM(即VBIOS)在哪裡;此時,VBIOS有可能在card上 or "當初" 被包在 BIOS image中(*2)
一但找到,則會先 作一些 checks:Ex.
- Option ROM signature is 0xAA55 ?
- 比較 Option ROM內的 Vendor ID/Device ID = H/W's IDs ?
- class code and sub-class code correct ?
- length = 0 ?
...etc...
若都符合,則視它為 VGA Option ROM(VBIOS) ! 之後,利用 memory2memory copy將之 copy到 shadow memory,從 C0000h處開始存放...
複製完後,再 check "checksum"是否正確;if yes then jump to "entry of initialization code",控制權自此轉移至 VGA Option ROM,由它去做 initialize VGA的工作 ! ( 若是CRT螢幕,user會聽到ㄉ一ㄤ的一聲 ! 即代表 initialize VGA成功 !!! )
<- 此為 VGA_init的工作 !!!
*2 說"當初"的原因是: VGA BIOS若包在BIOS image中,在 BIOS shadow時,也會被一併 copy到記憶體的某處放著;當然,會記住存放處 !
[Note] 一般遇到 VGA init fail的issue時,可以先 check:是否 VGA BIOS已被 copy 至 C0000h處;若有,則check是否已經 jump to VBIOS or NOT;若否,則可以往前 check是否前面所列的一些 "關卡"沒過 (Ex. ID不 match, or checksum 不相等...etc )
VGA 若 ok,電腦就是彩色的 ^_^
---------------------------
- 相關討論 -----------------
---------------------------
通常都是板子一來就會去開始Debug VGA...
VBIOS 若壞，螢幕是黑ㄟ
VBIOS若好，螢幕是彩色ㄟ
沒螢幕的情況下要繼續Porting BIOS就比較麻煩一點
[Q]Option ROM是 for H/W的 firmware;像BIOS一樣是 for MB.有可能直接在硬體上 ,or 包在BIOS image中。前者我叫它SW ROM,後者叫legacy ROM，您已經提到sw rom的load方式，那麽legacy rom load方式是否應該有所不同呢？一但找到OpROM,則BIOS 會先作一些 checks:
Ex.
- Option ROM signature is 0xAA55 ?
- 比較 Option ROM內的 Vendor ID/Device ID = H/W's IDs ?
- class code and sub-class code correct ?
- length = 0 ?
...etc...
兩种rom都是通過這種方式嗎？
Ans: 我所說的都是 rough flow，而這兩種ROM的"處理方式"不同,但"檢查的機制"大同小異...建議去trace BIOS code比較清楚
[補充1]
1.可以查看PCI ROM Spec... 裡面有詳細說明如何Load OpROM 的方式，而檢查項目就各家BIOS不同...
2.可以用HEX編輯器直接開啟ROM File，例如VBIOS.bin or OpROM.dat ...etc 來查看內容(Binary file)，例如某VBIOS.DAT 的內容如下:
00000 55 AA 80 E9 4B ....
00010 30 30 00 22 E9 19 21 5F 40 00
.......................................
00040 50 43 49 52 86 80 42 2A ..............
其中:
a)55AA是這個ROM的Signature <--代表他是符合規範的ROM
b)80 這個ROM的Code size <--需查閱Spec確定一下
c) 接著是EntryPoint Address <--實際上會執行的程式碼進入點的位址，所以一般都是講
Jmp OpRomBaseAddr+3 <-- 你如果trace BIOS 程式碼，這就是 +3 的由來
d) 000018h=40 代表另一個PCI Header在Offset 00040h的地方
所以 50 43 49 52 是Signature，如果用ACSII 來看就是"PCIR"
其他更多資訊可以查看PCI ROM Spec說明.....
e) "PCIR"後面緊跟著這個OpRom的VID與DID ...即8086 2A42 <--Intel=8086
3.如果想要改OpRom裡面的Code，可以使用反組譯工具去修改或是用Debug去修改
如果比較簡單的OpROM要做實驗的話我都用Debug.com 把OpROM 載入到Mem，接著利用T /P 指令單步執行去追蹤與修改，修改好之後再查看機器碼，再利用Hex編輯器 or 反組譯工具寫回去OpROM (找Bug時可以嘗試這樣寫啦，不過違反智慧財產權，最好還是叫Vendor幫你改，而且光看懂OpROm的流程就需要一點時間了 ^^!)
如果要用組合語言寫一個Dummy OpRom的做法就像下面範例去模擬一個OpROM...
至於你BIOS端可不可以run 就要看你的檢查機制嚴謹程度或是你自己修改你的BIOS code來達到模擬的目的 :
.586p
.code
YourCodeStart:
ORG 0
db 55h, 0AAh
TotalCodeSize db (offset YourCodeEnd) - (offset YourCodeStart)
ORG 3
jmp entrypoint
entrypoint:
........
YourCodeEnd:
END
組譯完之後可以利用微軟工具EXE2BIN.EXE 把他轉成xxx.bin (binary file)然後你就可以包進去BIOS測試。
[補充2]
當VGA init時,那時VGA BIOS的放置處可能有:
case 1: 在 memory中(當初在 shadow stage時被 copy 到 memory)
case 2: 在 card上(Ex. 一般的 external VGA card上都有一顆小rom)
因此,這兩種case的處理方式便不同.
Ex. In case 2 若VGA card在 bridge後面,則還需要 config 該 bridge's resource window使Option(in card)可以被正確的 accessed...<- 所以處理方式有所不同 !
至於檢查機制;因為Option ROM不管放哪裡,其 content都是一樣 ! 因此檢查機制大同小異...還有,不同家BIOS的 "checks" 也未必完全相同 !!!
- Input device(Ex. Keyboard)
- Output device(Ex. Display device)
- IPL(Initial Program Load, Ex. HDD)
這次要提到的是 Display device,即 VGA !
在PCI_SCAN之後,BIOS會在記憶體中建立一個data structure,代表整個系統的 PCI architecture.
Ex. Ponter-> NB->P2P->SB->IDE->AUDIO->LAN->USB 2.0->USB 1.1->...->VGA->...->End
在VGA_init的階段,BIOS會去 go-through this list,一個個的問:"有沒有人需要shadow Option ROM的 ?"
-------------------------------
*1 在此,先break,並說明一些觀念:
1. Option ROM是 for H/W的 firmware;像BIOS一樣是 for MB.有可能直接在硬體上 ,or 包在BIOS image中
2. 有Option ROM的 H/W可能有: VGA card,Lan card, RAID card,...etc
3. VGA's Option ROM 也就是 VBIOS ! 專門處理 screen I/O operation(主要是int10h)
4. VGA "shadow" 即代表: 將 VBIOS copy 到 shadow RAM, Ex. C0000h~C7FFFh處(32K)
5. VGA init這個階段只 consider "VGA device" ! for 其他 device,之後再考慮其 shadow的事宜
-------------------------------
(承接前面的 flow):此時,VGA device會舉手說:"我要" !此時,BIOS會去尋找VGA device's Option ROM(即VBIOS)在哪裡;此時,VBIOS有可能在card上 or "當初" 被包在 BIOS image中(*2)
一但找到,則會先 作一些 checks:Ex.
- Option ROM signature is 0xAA55 ?
- 比較 Option ROM內的 Vendor ID/Device ID = H/W's IDs ?
- class code and sub-class code correct ?
- length = 0 ?
...etc...
若都符合,則視它為 VGA Option ROM(VBIOS) ! 之後,利用 memory2memory copy將之 copy到 shadow memory,從 C0000h處開始存放...
複製完後,再 check "checksum"是否正確;if yes then jump to "entry of initialization code",控制權自此轉移至 VGA Option ROM,由它去做 initialize VGA的工作 ! ( 若是CRT螢幕,user會聽到ㄉ一ㄤ的一聲 ! 即代表 initialize VGA成功 !!! )
<- 此為 VGA_init的工作 !!!
*2 說"當初"的原因是: VGA BIOS若包在BIOS image中,在 BIOS shadow時,也會被一併 copy到記憶體的某處放著;當然,會記住存放處 !
[Note] 一般遇到 VGA init fail的issue時,可以先 check:是否 VGA BIOS已被 copy 至 C0000h處;若有,則check是否已經 jump to VBIOS or NOT;若否,則可以往前 check是否前面所列的一些 "關卡"沒過 (Ex. ID不 match, or checksum 不相等...etc )
---------------------------
- 相關討論 -----------------
---------------------------
通常都是板子一來就會去開始Debug VGA...
VBIOS 若壞，螢幕是黑ㄟ
VBIOS若好，螢幕是彩色ㄟ
沒螢幕的情況下要繼續Porting BIOS就比較麻煩一點
[Q]Option ROM是 for H/W的 firmware;像BIOS一樣是 for MB.有可能直接在硬體上 ,or 包在BIOS image中。前者我叫它SW ROM,後者叫legacy ROM，您已經提到sw rom的load方式，那麽legacy rom load方式是否應該有所不同呢？一但找到OpROM,則BIOS 會先作一些 checks:
Ex.
- Option ROM signature is 0xAA55 ?
- 比較 Option ROM內的 Vendor ID/Device ID = H/W's IDs ?
- class code and sub-class code correct ?
- length = 0 ?
...etc...
兩种rom都是通過這種方式嗎？
Ans: 我所說的都是 rough flow，而這兩種ROM的"處理方式"不同,但"檢查的機制"大同小異...建議去trace BIOS code比較清楚
[補充1]
1.可以查看PCI ROM Spec... 裡面有詳細說明如何Load OpROM 的方式，而檢查項目就各家BIOS不同...
2.可以用HEX編輯器直接開啟ROM File，例如VBIOS.bin or OpROM.dat ...etc 來查看內容(Binary file)，例如某VBIOS.DAT 的內容如下:
00000 55 AA 80 E9 4B ....
00010 30 30 00 22 E9 19 21 5F 40 00
.......................................
00040 50 43 49 52 86 80 42 2A ..............
其中:
a)55AA是這個ROM的Signature <--代表他是符合規範的ROM
b)80 這個ROM的Code size <--需查閱Spec確定一下
c) 接著是EntryPoint Address <--實際上會執行的程式碼進入點的位址，所以一般都是講
Jmp OpRomBaseAddr+3 <-- 你如果trace BIOS 程式碼，這就是 +3 的由來
d) 000018h=40 代表另一個PCI Header在Offset 00040h的地方
所以 50 43 49 52 是Signature，如果用ACSII 來看就是"PCIR"
其他更多資訊可以查看PCI ROM Spec說明.....
e) "PCIR"後面緊跟著這個OpRom的VID與DID ...即8086 2A42 <--Intel=8086
3.如果想要改OpRom裡面的Code，可以使用反組譯工具去修改或是用Debug去修改
如果比較簡單的OpROM要做實驗的話我都用Debug.com 把OpROM 載入到Mem，接著利用T /P 指令單步執行去追蹤與修改，修改好之後再查看機器碼，再利用Hex編輯器 or 反組譯工具寫回去OpROM (找Bug時可以嘗試這樣寫啦，不過違反智慧財產權，最好還是叫Vendor幫你改，而且光看懂OpROm的流程就需要一點時間了 ^^!)
如果要用組合語言寫一個Dummy OpRom的做法就像下面範例去模擬一個OpROM...
至於你BIOS端可不可以run 就要看你的檢查機制嚴謹程度或是你自己修改你的BIOS code來達到模擬的目的 :
.586p
.code
YourCodeStart:
ORG 0
db 55h, 0AAh
TotalCodeSize db (offset YourCodeEnd) - (offset YourCodeStart)
ORG 3
jmp entrypoint
entrypoint:
........
YourCodeEnd:
END
組譯完之後可以利用微軟工具EXE2BIN.EXE 把他轉成xxx.bin (binary file)然後你就可以包進去BIOS測試。
[補充2]
當VGA init時,那時VGA BIOS的放置處可能有:
case 1: 在 memory中(當初在 shadow stage時被 copy 到 memory)
case 2: 在 card上(Ex. 一般的 external VGA card上都有一顆小rom)
因此,這兩種case的處理方式便不同.
Ex. In case 2 若VGA card在 bridge後面,則還需要 config 該 bridge's resource window使Option(in card)可以被正確的 accessed...<- 所以處理方式有所不同 !
至於檢查機制;因為Option ROM不管放哪裡,其 content都是一樣 ! 因此檢查機制大同小異...還有,不同家BIOS的 "checks" 也未必完全相同 !!!
星期三, 10月 10, 2007
SCI Check List
前陣子新板子的SCI不能work ，在Debug之餘，剛好做做筆記。
【檢查項目】
-------------------------------
1. Registers (先得到GPIO & PMBase，檢查SCI 是否繞到IRQ9，GPI是否組態成SCI)
-------------------------------
GPIOBASE—GPIO Base Address Register (LPC I/F —D31:F0)Offset Address: 48h–4Bh
PMBASE—ACPI Base Address Register (LPC I/F—D31:F0) Offset Address: 40h–43h
ACPI_CNTL—ACPI Control Register (LPC I/F — D31:F0) Offset Address: 44h
GPIO_ROUT—GPIO Routing Control Register(PM—D31:F0)Offset Address: B8h – BBh
-------------------------------
2. GPIOBase Registers (先確認是Native還是GPIO，然後設定成GPI還是GPO，需不需要Low active)
-------------------------------
GPIO_USE_SEL—GPIO Use Select Register [31:0]Offset Address: GPIOBASE + 00h
GP_IO_SEL—GPIO Input/Output Select Register [31:0] Offset Address: GPIOBASE +04h
GPI_INV—GPIO Signal Invert Register [31:0] Offset Address: GPIOBASE +2Ch
-------------------------------
3.PMBase Registers (SCI總開關有沒有開，OS有沒有設定Enable bit)
-------------------------------
PM1_CNT—Power Management 1 Control I/O Address: PMBASE + 04h
GPE0_EN—General Purpose Event 0 Enables Register I/O Address: PMBASE + 28h
-------------------------------
4.ASL Code (OS依照EC.ASL 內的_GPE來設定GPE0_EN bit)
-------------------------------
(a)EC.ASL 內的Name(_GPE,0xNN)
(b)GPE.ASL 內的Method(_Lxx) 先移除，避免不必要的誤會
(c)PCIIRQ.ASL 內的_PRS(_CRS不用改)，把IRQ9 保留下來，以免跟別人共享造成SCI反應過慢
(d)_REG 或是_INI 內檢查一下是否有其他ASL Code會造成系統當機...etc因素存在
(e)檢查FACP Table中的SCI_INT欄位是否與ICH9 Registers內填的值一樣(IRQ9)
(f)檢查MADT Table中的Interrupt override field內的IRQ設定是否有對SCI_INT做覆蓋，且設定是否正確? (微軟Spec中提到APIC也使用SCI_INT，但是如果有MADT時，會以Interrupt override設定來覆蓋SCI_INT設定，一般都是設定成IRQ9，所以有沒有覆蓋都無所謂，但不一樣的時候會以MADT Table為主。)
-------------------------------
5. Debug
-------------------------------
a) 利用SE.EXE 工具在Windows下觀察GPE0_STS—General Purpose Event 0 Status Register
I/O Address: PMBASE + 20h 是否有變化，當有SCI event時，對應的bit=1，但是一般速度很快所以不易觀察有沒有SCI event，如果有看到變化則代表SCI 應該是正常的。
b) 利用EC BIOS提供的工具在Windows下讀取EC RAM/EC Cmd Data Port，一般EC 如果有進入ACPI Mode or 拉SCI pin之後，會把一些訊息留在EC RAM，例如某某bit=1=ACPI Mode Enable，或是EC Data Port有Qxx Number，而這些資訊可以問EC BIOS工程師，另外Qxx Number則可透過標準ACPI 66 cmd來得到。
-------------------------------
6.ACPI-defined port 66 commands
-------------------------------
0x80 Read EC (write 0x80 to port 66, write address byte to port 62, read data byte from port 62)
0x81 Write EC (write 0x81 to port 66, write address byte to port 62, write data byte to port 62)
0x82 Burst Enable (write 0x82 to port 66, read data byte from port 62 - the data byte is "burst ACK", value 0x90)
0x83 Burst Disable (write 0x83 to port 66, wait for port66.IBF=0)
0x84 Query EC (i.e. read SCI event queue) (write 0x84 to port 66, read data byte from port 62). When the data byte is 0, it means that the SCI event queue is empty.
如果EC有拉SCI pin，則利用自己撰寫的工具透過Port 66 cmd 0x84 讀取的時候，應該會讀取到0，因為如果SCI有發送且OS有收到，則OS會自己透過這個cmd把Qxx Number讀走，讀走後我們應該讀取不到值。
-------------------------------
6. 示波器(oscilloscope)
-------------------------------
在檢查所有暫存器設定與ASL Code設定後，在一切正常的情況下用SE.EXE 去觀察GPE0_STS 變化，但是一直沒有變化，所以懷疑OS沒收到SCI 或是EC 沒進入ACPI Mode，接著與EC BIOS溝通後，使用EC BIOS撰寫的wKX 工具去讀取EC RAM 的某個bit 來確定EC是否進入ACPI Mode，檢查後確認EC已經在ACPI Mode；
"wKx P80 Q43 J" <--送80 cmd到Port 66，讀取EC RAM Offset 43的位址的值，然後利用J參數顯示
接著利用wKx工具讀取Qxx Number "wKx P84"，在EC 發送SCI訊號後(目前是利用LID變化或是AC/DC變化來使EC發出SCI訊號)讀取Qxx Number，結果發現還是可以讀取到Qxx Number，所以代表OS沒有收到SCI訊號。
在綜合上述實驗，決定請HW在EC 端與ICH9 端各拉一條線出來檢查訊號，因此利用示波器去觀察EC是否有拉SCI訊號，在觀察兩端訊號後發現，EC並沒有正確的把SCI訊號拉Low (Low Active)，所以EC BIOS會檢查哪裡出現問題。
【檢查項目】
-------------------------------
1. Registers (先得到GPIO & PMBase，檢查SCI 是否繞到IRQ9，GPI是否組態成SCI)
-------------------------------
GPIOBASE—GPIO Base Address Register (LPC I/F —D31:F0)Offset Address: 48h–4Bh
PMBASE—ACPI Base Address Register (LPC I/F—D31:F0) Offset Address: 40h–43h
ACPI_CNTL—ACPI Control Register (LPC I/F — D31:F0) Offset Address: 44h
GPIO_ROUT—GPIO Routing Control Register(PM—D31:F0)Offset Address: B8h – BBh
-------------------------------
2. GPIOBase Registers (先確認是Native還是GPIO，然後設定成GPI還是GPO，需不需要Low active)
-------------------------------
GPIO_USE_SEL—GPIO Use Select Register [31:0]Offset Address: GPIOBASE + 00h
GP_IO_SEL—GPIO Input/Output Select Register [31:0] Offset Address: GPIOBASE +04h
GPI_INV—GPIO Signal Invert Register [31:0] Offset Address: GPIOBASE +2Ch
-------------------------------
3.PMBase Registers (SCI總開關有沒有開，OS有沒有設定Enable bit)
-------------------------------
PM1_CNT—Power Management 1 Control I/O Address: PMBASE + 04h
GPE0_EN—General Purpose Event 0 Enables Register I/O Address: PMBASE + 28h
-------------------------------
4.ASL Code (OS依照EC.ASL 內的_GPE來設定GPE0_EN bit)
-------------------------------
(a)EC.ASL 內的Name(_GPE,0xNN)
(b)GPE.ASL 內的Method(_Lxx) 先移除，避免不必要的誤會
(c)PCIIRQ.ASL 內的_PRS(_CRS不用改)，把IRQ9 保留下來，以免跟別人共享造成SCI反應過慢
(d)_REG 或是_INI 內檢查一下是否有其他ASL Code會造成系統當機...etc因素存在
(e)檢查FACP Table中的SCI_INT欄位是否與ICH9 Registers內填的值一樣(IRQ9)
(f)檢查MADT Table中的Interrupt override field內的IRQ設定是否有對SCI_INT做覆蓋，且設定是否正確? (微軟Spec中提到APIC也使用SCI_INT，但是如果有MADT時，會以Interrupt override設定來覆蓋SCI_INT設定，一般都是設定成IRQ9，所以有沒有覆蓋都無所謂，但不一樣的時候會以MADT Table為主。)
-------------------------------
5. Debug
-------------------------------
a) 利用SE.EXE 工具在Windows下觀察GPE0_STS—General Purpose Event 0 Status Register
I/O Address: PMBASE + 20h 是否有變化，當有SCI event時，對應的bit=1，但是一般速度很快所以不易觀察有沒有SCI event，如果有看到變化則代表SCI 應該是正常的。
b) 利用EC BIOS提供的工具在Windows下讀取EC RAM/EC Cmd Data Port，一般EC 如果有進入ACPI Mode or 拉SCI pin之後，會把一些訊息留在EC RAM，例如某某bit=1=ACPI Mode Enable，或是EC Data Port有Qxx Number，而這些資訊可以問EC BIOS工程師，另外Qxx Number則可透過標準ACPI 66 cmd來得到。
-------------------------------
6.ACPI-defined port 66 commands
-------------------------------
0x80 Read EC (write 0x80 to port 66, write address byte to port 62, read data byte from port 62)
0x81 Write EC (write 0x81 to port 66, write address byte to port 62, write data byte to port 62)
0x82 Burst Enable (write 0x82 to port 66, read data byte from port 62 - the data byte is "burst ACK", value 0x90)
0x83 Burst Disable (write 0x83 to port 66, wait for port66.IBF=0)
0x84 Query EC (i.e. read SCI event queue) (write 0x84 to port 66, read data byte from port 62). When the data byte is 0, it means that the SCI event queue is empty.
如果EC有拉SCI pin，則利用自己撰寫的工具透過Port 66 cmd 0x84 讀取的時候，應該會讀取到0，因為如果SCI有發送且OS有收到，則OS會自己透過這個cmd把Qxx Number讀走，讀走後我們應該讀取不到值。
-------------------------------
6. 示波器(oscilloscope)
-------------------------------
在檢查所有暫存器設定與ASL Code設定後，在一切正常的情況下用SE.EXE 去觀察GPE0_STS 變化，但是一直沒有變化，所以懷疑OS沒收到SCI 或是EC 沒進入ACPI Mode，接著與EC BIOS溝通後，使用EC BIOS撰寫的wKX 工具去讀取EC RAM 的某個bit 來確定EC是否進入ACPI Mode，檢查後確認EC已經在ACPI Mode；
"wKx P80 Q43 J" <--送80 cmd到Port 66，讀取EC RAM Offset 43的位址的值，然後利用J參數顯示
接著利用wKx工具讀取Qxx Number "wKx P84"，在EC 發送SCI訊號後(目前是利用LID變化或是AC/DC變化來使EC發出SCI訊號)讀取Qxx Number，結果發現還是可以讀取到Qxx Number，所以代表OS沒有收到SCI訊號。
在綜合上述實驗，決定請HW在EC 端與ICH9 端各拉一條線出來檢查訊號，因此利用示波器去觀察EC是否有拉SCI訊號，在觀察兩端訊號後發現，EC並沒有正確的把SCI訊號拉Low (Low Active)，所以EC BIOS會檢查哪裡出現問題。
[我所知道的BIOS]->[PCI SCAN] 9
這次要提的是: PCI !
[About PCI device]
1. 每一個PCI device都有其 unique PFA(PCI Function Address). PFA由 bus number,device number & function number所組成.
Ex. USB device PFA is (0,6,0) <- USB is a PCI device and its bus/dev/function is 0/6/0
2. 有了PFA,就可以存取其 PCI configuration registers.
Ex. write USB PCI register 43h bit1 = 1
=>
mov eax, 80003040h
mov dx, 0cf8h
out dx, eax
mov dx, 0cffh
in al, dx
or al, 00000010b
out dx, al
* IO port 0cf8/0cfc 為 PCI config address port & data port,意即:將 address(80003040h)送到config port(0cf8h),然後從 data port(0cfch + 3)來存取 data(al)
* 注意: 32-bit address(80003040h) 中 bit[1:0] = 00b(固定的),所以雖然存取的是 43h,但還是寫成40h ! 而要存取到 43h,則從 0cfch+3來達成 (因為: 0cfch<-> 40h,0cfdh<->41h,0cfeh<->42h, 0cffh<->43h)
3. 基本的PCI device的 config registers可分成 2 parts:
A. header region(offset 00h~3Fh)
B. device specific region(40h~FFh)
在BIOS's PCI_SCAN stage中,會touch到 part A. Ex. command byte, BARs, Interrupt line, latency timer,...etc. 而Part B是製作 or design這個device的廠商所附加的 function/feature.
4. 每個PCI device都可以 request 之前所提的 4 resources:
A. memory resource:透過 Base Address Register(BAR)
B. IO resource:透過 Base Address Register(BAR)
C. Interrupt: 透過 interrupt pin
D. DMA: 這需要 device本身即具有 bus master function(status byte會indicate)
[Why need PCI SCAN]
現在的computer system泰半由許多PCI devices所組成,因此,BIOS POST中另一個重要的 task is : PCI_SCAN !!!
它代表的是: BIOS會掃瞄 whole system,找出所有的PCI devices; initial them and build a linked list of PCI devices.在此list中的每一個node都代表一個PCI device,且含有其 characteristics !
Ex. Vendor ID,Device ID, PFA,Option ROM exist or NOT,...etc.
一旦建好此表,以後的 tasks 隨時都可以參考 !!!
所以, after PCI_SCAN,有兩件事完成了:
1. PCI device initialization;device config registers(Part A) are correctly set ...
2. One data structure is built to describe the PCI devices in whole system(建在memory中)
這也是屬於kernel code part ^_^ ( system 一般很少 hang at this stage...)
符合PCI spec的device即稱為........PCI device ^_^
[補充] PCIe device
PCIe device => 符合PCIe spec的device(...廢話...)
對軟體而言,它仍是PCI device. 因此,基本的 header region and device specific region也有. 不過,PCIe新定義了 extended config space,即 offset 100h(含)以上,直到 FFFh( 所以, 最大可以至 4096 bytes )
存取 PCI config space的方式,用原來 0cf8/0cfc的方式依然可行,但只能 access offset 00h~FFh. 要 access 100h(含)以上的 extended config space,則必須用 memory transaction的方式 !
Ex. mov ax, [50400000h] <- read device (4,0,0)'s register 0;2 bytes
here 50000000h: PCIe extended base address. 可以從 chipset register得知
bit[27:20]: Bus information
[19:15]: Device information
[14:12]: Function information
[11: 8]: Extended Register
[7:2]: DW number
[1:0]: Byte enable
因此,只要知道 PCIe extended base address,就可以像以前一樣,可以任意存取 PCIe config registers, even > 0FFh !
除此之外, PCIe device可以由其 Capability pointer(points to a linked list of capabilities)辨認出來. 因為,在眾多的 capabilities中,會有一個 PCIe capability;其 ID value = 10h.
Note: PCIe extended base address 要 reserve and report to OS. Size is 256MByte. 這是BIOS需要做的. (當然,BIOS也要將此 base address寫入 chipset register,讓 chipset 知道:有這樣的 cycle時,是給PCIe device的 ! )
[補充] For P2P bridge
P2P bridge = PCI-to-PCI bridge. 其存在可以 introduce 另一 new PCI bus,可以容納更多的 PCI device.
P2P bridge亦有其 PCI config space,但是 lauout 與 PCI device有點不同,大家可以參閱P2P spec並與PCI device's config space比較一下.
在 P2P config space中,我常遇到的 issue是和下列 register有關的:
- Primary bus register: offset 18h
- Secondary bus register: offset 19h
- Subordinate bus register: offset 1Ah
----------------------------------------
Notes:
這三個 registers是BIOS在 PCI_SCAN時會決定的;所代表的意義是:這個 P2P bridge的上面 PCI bus number is ? 下面的PCI bus number is ? 及包含此 P2P bridge的 "branch" 最深的 PCI bus number is ?
Ex. 18/19/1Ah of one P2P bridge is 0/2/3
=> 此 P2P bridge 是 "bridge" PCI bus 0 and 2的(橋接在 PCI bus 0 and 2之間);而包含此P2P bridge的 PCI branch(想像成 tree structure) 最大(深)的PCI bus number is 3
----------------------------------------
- memory base/limit
- IO base/limit
----------------------------------------
Notes:
這兩個是 BIOS 在 PCI_SCAN時所 assign的. 所代表的是: resource "window" for devices behind this bridge.意即:若P2P bridge下面(就上例言:是 Bus 2上)有 PCI devices,則他們的 BARs 必須被包含在此 window 之內 !!!
----------------------------------------
[Practice]
[Q]假設有一個 P2P bridge ,下面有一PCI device;現在必須要去 accessPCI device's Device ID/Vendor ID(that is, PCI config read). 但是,問題是:做這事的"點"要在 PCI_SCAN之"前"....那要如何做到呢 ^_^ ?
Ans:假如要在很早前(Ex. PCI SCAN之前)去 access P2P bridge後面的 device,照理是做不到的,因為: P2P bridge沒有被正確的 configed...
在此例中,P2P bridge的 primary/secondary/subordinate bus要被 set,後面的device才能被 accessed到 !
所以,假如要在 PCI SCAN前就 access,則BIOS必須手動去 set 此 3 bytes;然後,PCI config access才能被 forward to 其後的 PCI devices...
[Q] 如何 disable memory or IO resource window ?
Ans: 只要將 base設成比 limit "大" 即可 !!!
---------------
- 相關討論 Part1 -
---------------
前輩已經提到P2P Bridge我就直接問我的問題了
[Q1] Bridge 是用來擴充PCI Bus，在PCI Bus Spec與PCI-PCI Bridge Spec中定義，PCI Device是透過IDSEL來決定他的身分，其中PCI Bus Spec定義AD[31:11]，而PCI Bridge Spec定義AD[31:16] 當做IDSEL，這中間差異為何? 為什麼一個要從Bit 11開始當作是Dev 0 ，而另一個由Bit 16 才當作是 Dev 0 ?
Ans: 1. IDSEL對PCI device而言是 input,是用來當作 device's "chip-select"訊號. 而且,IDSEL "如何連接" 是 H/W決定的,BIOS無法決定.
假如將板子上某個device's IDSEL "割斷",則此 device將無法接受 PCI configuration read/write(以 ru.exe來說,就是按F6後,是看不到它的...)
那要如何決定 device's IDSEL ? 一般而言, board designer會將 "unused AD lines"拿來做 IDSEL,以連接至 PCI device.
在 configuration access時,所下的 Ex. "o cf8 80001020"(看起來是 I/O transaction)會被 host bridge轉成 configuration transaction;此時, host bridge即可判斷此 transaction 要 access的 device是否在該 PCI bus上;if YES 轉成 Type 0 transaction;If NO 轉成 Type 1 transaction,並往下發送...(host bridge只要 check latched "bus information"即可完成此判斷 !)
以 Type 0言,AD bus上的 format as follows:
bit[1:0] = 00 ( indicates "Type 0" )
bit[7:2] indicates register number
bit[10:8] indicates function number
那 Bus number ? Device number ?
=> Bus number不必知道 ! 因為:Type 0產生即代表 bus number = 現在的 bus #
=> Device number呢 ? 因為,此時(Config transaction && address phase) AD bus bit[31:11]沒人用 !!! 因此, board designer會把此 21 bits拿來做 IDSEL用 !
因此, AD bus bit11 <-> device 0
12 <-> device 1
.......
當然,不可能 21 bits都拿來接 PCI devices;因為電路上的現實考量...
.................以上為:我所知為何從 bit11開始來當作 IDSEL................
以 Type 1言,PCI-PCI bridge收到後,會將其 bus information與自己的 secondary bus number比較;若是 addressed device是在 secondary bus上,則將 Type 1 -> Type 0;若否,繼續包成Type 1往下一層送...
在P2P spec v1.1 page 22 有一張表,說明 IDSEL generation(from primary address -> secondary address),其中有提到: if primary address bit[15:11] =0,則 secondary address AD [31:16] = 0000 0000 0000 0001;以此類推.
所以,我覺得為什麼 for P2P bridge 其 IDSEL可由 bit[31:16] 來決定的原因在此 !!!(表的關係...)
.................以上為:我推論為何從 bit16開始來當作 IDSEL................
[補充]
PCI config index register裡面的資料其實和硬體解出configuration cycle是相關的.
一.轉換出來是type 0 cycle的話. 硬體只要做以下兩件事.
1. mask 掉bus number(bit 16 ~ 31)以上的部份.
2.解碼 device number的部份即可到對應的 AD bit. 所以其最低可以使用的就是AD11.也就是說一個bus上最多只能有 21個 devices(只是由於推動力問題, 往往是做不到的).
Note:其實也可以設計成其他大於AD 11開始, 這要看chip設計者決定了.
二. 轉換出來是type 1 cycle的話. 只要做
1. mask 掉reserved以上的部份(bit 24 ~31)
2. bit 0 = 1
由於P2P跟其他device不同的地方就是, 除了type 0 clcye以外, 還必須處理 type 1 cycle. 這也是分成兩部份
一. type 1 -> type 0. 當 bus number 等於 secondary bus number 時候出現.
1. 解碼 device number 到對應的 AD. spec中有提到轉換的表. dev 0 = AD16....etc
2. 把 bit 0 由1 變成 0
二. type 1-> type 1. 當 bus number 介於 secondary bus number和 subordinate bus number
1. 直接往下一層送即可.交給其他的P2P 處理.
[Q2] 在IA32下，CONFIG_ADDRESS 會被轉成Configuration Cycles，當Bus Number <>0 時，NB會轉成Type 1 然後往 DMI送到SB，當P2P Bridge收到後，然後定址到Slot上面的PCI Device，這樣說法對嗎?
Ans: 總而言之, 是自己local bus上的,就會轉成 Type 0,然後打在AD bus上,等待認領;若否就轉成 Type 1,往下一個bridge送,繼續尋找...對的人...for each bridge,都是一樣...
[補充]
對 PCI spec是, 如果以Intel PCI express架構來說. 那個已經被封裝成 pci express的 package了.沒有所謂的 type 0, type 1 cycle了.
[Q3]PCI Device透過IDSEL來決定身分，那PCIE Device呢? 我查過資料，好像PCIE不需要IDSEL那他是如何決定Device Number ?
Ans: 我所遇的 PCIe device也是由 AD bit[31:11]中找線拉至 device's IDSEL決定的.不知其他家 chipset是如何 implement.
[補充]
PCI express 是internal routing. PCI express是個跟PCI 完全不同的架構. 只是為了軟體相容性的關係, 把software架構做的跟PCI bus一樣. PCI express是point-to-point架構, 一個link 只會連接一個device. 跟PCI 這種可以多個device在同一bus上是不一樣的. 所以 device number對PCI express是完全不重要的.
Note. AMD的Hyper transport 也是基於一樣的心態來設計軟體架構的.
※ PCIe 的device是 internal routing. 以規格來看,下一層的 device number都是為0.
------------------
- 相關討論 Part 2 -
------------------
DMI指的是 Intel 南北橋中間的通道 ! 之前也是不知P2P bridge部份關於IDSEL的配置,查了表才知道原來有這樣的 mapping(primary address<->secondary address). 其實,可以說 "unused AD bus 會被拿來當 IDSEL用"就是了吧 ^_^
[補充]
是的, 只要軟體能夠知道routing 關係.怎麼接都可以. 只要bus controller控好實際的IDSEL即可. P2P之所以會有嚴格規定(兩項, 1. IDSEL&device number表, 2. secondary bus IRQ routing)是因為P2P 不一定是在板子上. 包含卡都可以有P2P bridge. 在板子上的P2P 可以靠BIOS來建立正確的 routing, 但是插卡不行. 所以必須把這些定義好. 這樣 PnP software(BIOS or OS)才能正確的完成IRQ 分配.讓卡正常工作. 所以如果觀察某些板廠. 就算是真的p2p 沒有存在在板子上, 很多PCI slot的IRQ routing都是依據p2p spec裡面的規定做(因為SB的PCI bus還是落在P2P之後).
在 PCI scan時,BIOS會掃描整個系統的PCI architecture(包含 device & bridge);其掃描方式由BIOS's PCI kernel來決定 !
[補充]
其實了解PCI spec. 要寫PCI scan其實可以效率好又正確. 常見的新進工程師寫法大概就是 3個 loop來處理. bus:0~255, device:0~31, function:0~7. 掃個 256*32*8次, 反正都是程式做, 結果往往也看來正確.這種寫法其實是不對的. (其實,若是多了解硬體的架構,就可以寫出有效率的code了 ! 這也是F/W工程師的價值...)
Ex. Assume 系統架構是這樣的: NB,P2Px3, PCIe bridge x2;其中:
A. 3 P2Ps的配置 is: P2P0下面接P2P1;P2P下面接P2P2
B. PCIe x 2 & P2P0都在 bus 0;其PFA為
NB(0,0,0)
P2P0(0,1,0)
PCIE0(0,4,0)
PCIE1(0,5,0)
=> 最後的 PCI achitecture is:
Bus 0----------------------
NB(0,0,0),P2P0(0,1,0),PCIE0(0,5,0),PCIE1(0,6,0)
*下面 Bus 1/2/3由 P2P0/1/2所 introduce:
Bus 1----------------------
P2P1(1,0,0)
Bus 2----------------------
P2P2(2,0,0)
Bus 3----------------------
*下面 Bus 4由 PCIE0所 introduce:
Bus 4----------------------
*下面 Bus 5由 PCIE1所 introduce:
Bus 5----------------------
所以,Bus number 是由BIOS's scanning "algorithm"所決定的;假如採用 depth-first,則會產生上述的結果 ! 決定後的值會填到 bridge的 Primary/secondary/subordinate bus number registers !
[Q]順便問個問題好了. 其實function number不應該是永遠需要scan的, 為什麼?什麼時候才需要scan function number?
Ans: 我想,對於 function number的問題,應該是: PCI header region offset 0Eh bit7代表: milti-function or NOT ! 因此,可以先 check此bit,再決定要不要往下掃了...這樣又少做了許多虛工...^_^
Ex. PFA (0,3,0) 有回應(that is, Vendor ID/Device ID != 0xFFFFFFFF),則先check (0,3,0)'s PCI Reg0Eh bit7; if "1" then 此device為 multi-function device,還要再往下找 Ex. (0,3,1~7) 有無回應;if "0" then try next device number...!
[補充，加快速的的方式]
檢查multi function bit是正確的, 但是不只是因為效率問題. 而是PCI 規格中, single function裝置可以不解碼 config cycle type 0 bit[8~10], 也就是說 一個 single function裝置, 會對 所有的function number回應, 也就是會出現 8 個相同的device.
順便說一下我的scan加速法. 其實我不是使用 vandor ID & device ID來判斷裝置存在與否. 我是用 class/subclass/interfae ID來作判斷. default 只scan bus 0, 遇到 P2P bridge才會把taget bus number+1, 如果遇到multi host(host bridge 數量> 1)的板子才會完整掃描 255個 bus. ^_^
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
~轉貼自艾克索夫實驗室~
Rootkit in PCI Option ROM
「Rootkit」一字來自 UNIX 界；但目前通常用於描述 Windows 木馬程式作者所運用的隱形技術。
起初，Rootkit指的是一組程式，可讓駭客躲過偵測。 為達成此目的，可執行的系統檔案 (如 login、ps、ls、netstat 等) 或系統程式庫 (libproc.a) 會遭到更換，或安裝核心模組。 這兩種動作只有一個相同目的；防止使用者收到正確資訊，知道電腦上發生了什麼事。
首先介紹PCI的基本常識, PCI Bus是在約1990年由Intel發展出來, 用來連接主機板上的各項裝置的匯流排標準, 後來成為業界的標準之一, Spec可以在PCI-SIG註冊會員之後下載, 架構上簡單的說, 就是一個Host bridge, 在一般的PC上通常指的就是North Brdige, 這個brdige後面就是bus#0(當然也有Multi Host-Bridge的狀況, 這邊舉例的是最單純的情況), 然後接到South Bridge, South Bridge之後可能接的是ISA Bus, IDE Controller, USB, IDE, DMA Controller等等, 如果bus#0上還有別的PCI Bridge, 這個Bridge後面就是bus#1, 如果有多個Bridge存在(PCI最多可以有256個bus), bus#就不一定是固定的了, 一個PCI Bus上可以有32個device, 每個device可以有8個function, 每個function都有屬於自己的256個register. 在PCI的規範裡, 256個register中的前0×40個是公定的功能, 從0×40到0xff則由各家廠商自行實作, 存取這些register的方法, 一般的PC上是透過IO port 0xCF8~0xCFF, 如果是新的PCI-Express則是直接透過Memory Mapped IO, 以存取記憶體的方式直接進行存取, 例如我們想要讀取一個在bus#0 dev#1 func#0的register#40~43, 透過IO的方式如下:
mov eax, (0x01 << 31 ) // Type-1 PCI Configuration
+ (0x00 << 16 ) // Bus#0
+ (0x01 << 11 ) // Device#1
+ (0x00 << 8 ) // Function#0
+ 0x40 // Register#40
mov dx, 0xCF8 // Index Port 0xCF8 ~ 0xCFB
out dx, eax
mov dx, 0xCFC // Data Port 0xCFC ~ 0xCFF
in eax, dx // Get Data in EAX
如果是透過MMIO的方式則簡單多了:
mov esi, (MMIO_BASE) + (0x00 << 20) + (0x01 << 15) + (0x00 << 12) + 0x40
mov eax, [esi]
今天我們比較有興趣的是位在0×30~0×33的register, 在PCI Spec定義中, 這裡的值存放的就是expansion rom在physical memory中被decode到IO的位址, 比如說這個位址是0xFE000000, 如果你在0×30把bit0設為0×1(io->mem decode), Command Register(0×04~0×05)的Memory Space Bit打開, 在0xFE000000的地方你就可以找到這個rom, 開頭是0×55AA(這當然也是規範之一, 用來辨視是否為一個PCI rom), BIOS在POST過程中, 會逐一掃描位於主機板上所有的PCI Device, 假如device上有rom, 就會把它給拷貝到memory中, 然後用jmp指令跳到ROM開頭offset 0×02(別忘了開頭offset 0×00是0×55AA)的地方開始執行PCI ROM, 執行完後ROM會再把控制權交回到BIOS手上, 一般而言, 在傳統記體空間中, 0xC0000~0xCFFFF是給VGA ROM用的, 0xD0000~0xEFFFF則是留給一般的PCI ROM使用, 當然各種情況下還是會有些許差異, 例如有些BIOS會保留0xE0000~0xFFFFF給自己使用, 像是BIOS的interrupt service, DMI data….等等雜七雜八的東西, 執行完的ROM仍然會保留在記憶體中, 因為有些ROM會修改IVT(Interrupt Vector Table), 將某些interrupt service導向自己的code, 像是VGA ROM可能就會hook int 0×10, 這是很合理的, 因為int 0×10是BIOS所提供用來控制螢幕的service, 聰明的你看到這裡應該就知道前面所提的那篇文章想說什麼了, 如果有個”惡意”的程式被埋在PCI ROM裡面, 只要一開機就會自動被執行, 它的運作並不是一時的, 它可以hook某個OS一定會用到的BIOS Interrupt Service, 然後在這個interrupt service被呼叫的時候動作就可以了, 而且麻煩的是即使你format你的HDD也沒用, 除非你把有問題的PCI Device從你的主機板上移除, 嗯….聽起來蠻炫的, 但是, 有可能嗎?
要回答這個問題之前, 需要知道一些基本的常識, 在保護模式下, 因為IO動作受到限制的關係, 要存取IO並不像在DOS那樣容易, 但如果想嘗試Re-flash一顆PCI ROM, 勢必得進行IO動作, 所幸在Windows下這並不是不可能的事, 有些人可能知道利用SeTcbPrivilege和使用ProcessUserModeIOPL structure呼叫undocumented Native API NtSetInformationProcess()就可以達成目的. 一旦攻擊者有辦法修改PCI ROM, 他就可以利用文章中所提到的例子: int 0×10(Windows在開機過程中會透過Ke386CallBios()呼叫int x010), 作他想作的任何事了.
可惜不論哪種攻擊方式, 最終都是要對OS kernel動手腳, 利用各種偵測工具(如: Archon Scanner), 一定可以找到有問題的地方, 如果最後的箭頭指向PCI ROM, 我們可以透過上文所述, 將存在PCI Device和memory中的ROM給dump出來, 需要dump兩邊的rom, 是因為PCI Spec規範中允許實際上所需要配置的記憶體不一定要等於原本rom的大小, 藉以節省保貴的記憶體(別忘了PCI ROM只能被配置到幾個64KB的segment裡而已), 然後向PCI Device的製造商索取正常版本的rom進行比對, 藉以得知是否為被修改的版本. 假如發現有不一樣的地方, 接下來可以朝幾個方向繼續分析是否為有問題的ROM, 我們可以檢查一下它是否修改了不必要的IVT, 像PXE ROM就不太可能hook int 0×10, 或是有保護模式相關的程式碼, 因為一般的ROM應該都是在real mode下執行, 所以應該不會切到protected mode, 如果有相關的程式碼那就非常可疑, 還有rom裡面是否有可疑的字串, 或是位在Windows Kernel位址空間裡的32-bit address, 另外ROM裡面也不太可能出現編碼過的code, 如果rom裡的code很難被disassemble, 或是充滿了一堆obfuscated code, 那也是很有問題.
除了軟體的方式, 最近興起的新技術TPM也能克制這種攻擊手法
[About PCI device]
1. 每一個PCI device都有其 unique PFA(PCI Function Address). PFA由 bus number,device number & function number所組成.
Ex. USB device PFA is (0,6,0) <- USB is a PCI device and its bus/dev/function is 0/6/0
2. 有了PFA,就可以存取其 PCI configuration registers.
Ex. write USB PCI register 43h bit1 = 1
=>
mov eax, 80003040h
mov dx, 0cf8h
out dx, eax
mov dx, 0cffh
in al, dx
or al, 00000010b
out dx, al
* IO port 0cf8/0cfc 為 PCI config address port & data port,意即:將 address(80003040h)送到config port(0cf8h),然後從 data port(0cfch + 3)來存取 data(al)
* 注意: 32-bit address(80003040h) 中 bit[1:0] = 00b(固定的),所以雖然存取的是 43h,但還是寫成40h ! 而要存取到 43h,則從 0cfch+3來達成 (因為: 0cfch<-> 40h,0cfdh<->41h,0cfeh<->42h, 0cffh<->43h)
3. 基本的PCI device的 config registers可分成 2 parts:
A. header region(offset 00h~3Fh)
B. device specific region(40h~FFh)
在BIOS's PCI_SCAN stage中,會touch到 part A. Ex. command byte, BARs, Interrupt line, latency timer,...etc. 而Part B是製作 or design這個device的廠商所附加的 function/feature.
4. 每個PCI device都可以 request 之前所提的 4 resources:
A. memory resource:透過 Base Address Register(BAR)
B. IO resource:透過 Base Address Register(BAR)
C. Interrupt: 透過 interrupt pin
D. DMA: 這需要 device本身即具有 bus master function(status byte會indicate)
[Why need PCI SCAN]
現在的computer system泰半由許多PCI devices所組成,因此,BIOS POST中另一個重要的 task is : PCI_SCAN !!!
它代表的是: BIOS會掃瞄 whole system,找出所有的PCI devices; initial them and build a linked list of PCI devices.在此list中的每一個node都代表一個PCI device,且含有其 characteristics !
Ex. Vendor ID,Device ID, PFA,Option ROM exist or NOT,...etc.
一旦建好此表,以後的 tasks 隨時都可以參考 !!!
所以, after PCI_SCAN,有兩件事完成了:
1. PCI device initialization;device config registers(Part A) are correctly set ...
2. One data structure is built to describe the PCI devices in whole system(建在memory中)
這也是屬於kernel code part ^_^ ( system 一般很少 hang at this stage...)
[補充] PCIe device
PCIe device => 符合PCIe spec的device(...廢話...)
對軟體而言,它仍是PCI device. 因此,基本的 header region and device specific region也有. 不過,PCIe新定義了 extended config space,即 offset 100h(含)以上,直到 FFFh( 所以, 最大可以至 4096 bytes )
存取 PCI config space的方式,用原來 0cf8/0cfc的方式依然可行,但只能 access offset 00h~FFh. 要 access 100h(含)以上的 extended config space,則必須用 memory transaction的方式 !
Ex. mov ax, [50400000h] <- read device (4,0,0)'s register 0;2 bytes
here 50000000h: PCIe extended base address. 可以從 chipset register得知
bit[27:20]: Bus information
[19:15]: Device information
[14:12]: Function information
[11: 8]: Extended Register
[7:2]: DW number
[1:0]: Byte enable
因此,只要知道 PCIe extended base address,就可以像以前一樣,可以任意存取 PCIe config registers, even > 0FFh !
除此之外, PCIe device可以由其 Capability pointer(points to a linked list of capabilities)辨認出來. 因為,在眾多的 capabilities中,會有一個 PCIe capability;其 ID value = 10h.
Note: PCIe extended base address 要 reserve and report to OS. Size is 256MByte. 這是BIOS需要做的. (當然,BIOS也要將此 base address寫入 chipset register,讓 chipset 知道:有這樣的 cycle時,是給PCIe device的 ! )
[補充] For P2P bridge
P2P bridge = PCI-to-PCI bridge. 其存在可以 introduce 另一 new PCI bus,可以容納更多的 PCI device.
P2P bridge亦有其 PCI config space,但是 lauout 與 PCI device有點不同,大家可以參閱P2P spec並與PCI device's config space比較一下.
在 P2P config space中,我常遇到的 issue是和下列 register有關的:
- Primary bus register: offset 18h
- Secondary bus register: offset 19h
- Subordinate bus register: offset 1Ah
----------------------------------------
Notes:
這三個 registers是BIOS在 PCI_SCAN時會決定的;所代表的意義是:這個 P2P bridge的上面 PCI bus number is ? 下面的PCI bus number is ? 及包含此 P2P bridge的 "branch" 最深的 PCI bus number is ?
Ex. 18/19/1Ah of one P2P bridge is 0/2/3
=> 此 P2P bridge 是 "bridge" PCI bus 0 and 2的(橋接在 PCI bus 0 and 2之間);而包含此P2P bridge的 PCI branch(想像成 tree structure) 最大(深)的PCI bus number is 3
----------------------------------------
- memory base/limit
- IO base/limit
----------------------------------------
Notes:
這兩個是 BIOS 在 PCI_SCAN時所 assign的. 所代表的是: resource "window" for devices behind this bridge.意即:若P2P bridge下面(就上例言:是 Bus 2上)有 PCI devices,則他們的 BARs 必須被包含在此 window 之內 !!!
----------------------------------------
[Practice]
[Q]假設有一個 P2P bridge ,下面有一PCI device;現在必須要去 accessPCI device's Device ID/Vendor ID(that is, PCI config read). 但是,問題是:做這事的"點"要在 PCI_SCAN之"前"....那要如何做到呢 ^_^ ?
Ans:假如要在很早前(Ex. PCI SCAN之前)去 access P2P bridge後面的 device,照理是做不到的,因為: P2P bridge沒有被正確的 configed...
在此例中,P2P bridge的 primary/secondary/subordinate bus要被 set,後面的device才能被 accessed到 !
所以,假如要在 PCI SCAN前就 access,則BIOS必須手動去 set 此 3 bytes;然後,PCI config access才能被 forward to 其後的 PCI devices...
[Q] 如何 disable memory or IO resource window ?
Ans: 只要將 base設成比 limit "大" 即可 !!!
---------------
- 相關討論 Part1 -
---------------
前輩已經提到P2P Bridge我就直接問我的問題了
[Q1] Bridge 是用來擴充PCI Bus，在PCI Bus Spec與PCI-PCI Bridge Spec中定義，PCI Device是透過IDSEL來決定他的身分，其中PCI Bus Spec定義AD[31:11]，而PCI Bridge Spec定義AD[31:16] 當做IDSEL，這中間差異為何? 為什麼一個要從Bit 11開始當作是Dev 0 ，而另一個由Bit 16 才當作是 Dev 0 ?
Ans: 1. IDSEL對PCI device而言是 input,是用來當作 device's "chip-select"訊號. 而且,IDSEL "如何連接" 是 H/W決定的,BIOS無法決定.
假如將板子上某個device's IDSEL "割斷",則此 device將無法接受 PCI configuration read/write(以 ru.exe來說,就是按F6後,是看不到它的...)
那要如何決定 device's IDSEL ? 一般而言, board designer會將 "unused AD lines"拿來做 IDSEL,以連接至 PCI device.
在 configuration access時,所下的 Ex. "o cf8 80001020"(看起來是 I/O transaction)會被 host bridge轉成 configuration transaction;此時, host bridge即可判斷此 transaction 要 access的 device是否在該 PCI bus上;if YES 轉成 Type 0 transaction;If NO 轉成 Type 1 transaction,並往下發送...(host bridge只要 check latched "bus information"即可完成此判斷 !)
以 Type 0言,AD bus上的 format as follows:
bit[1:0] = 00 ( indicates "Type 0" )
bit[7:2] indicates register number
bit[10:8] indicates function number
那 Bus number ? Device number ?
=> Bus number不必知道 ! 因為:Type 0產生即代表 bus number = 現在的 bus #
=> Device number呢 ? 因為,此時(Config transaction && address phase) AD bus bit[31:11]沒人用 !!! 因此, board designer會把此 21 bits拿來做 IDSEL用 !
因此, AD bus bit11 <-> device 0
12 <-> device 1
.......
當然,不可能 21 bits都拿來接 PCI devices;因為電路上的現實考量...
.................以上為:我所知為何從 bit11開始來當作 IDSEL................
以 Type 1言,PCI-PCI bridge收到後,會將其 bus information與自己的 secondary bus number比較;若是 addressed device是在 secondary bus上,則將 Type 1 -> Type 0;若否,繼續包成Type 1往下一層送...
在P2P spec v1.1 page 22 有一張表,說明 IDSEL generation(from primary address -> secondary address),其中有提到: if primary address bit[15:11] =0,則 secondary address AD [31:16] = 0000 0000 0000 0001;以此類推.
所以,我覺得為什麼 for P2P bridge 其 IDSEL可由 bit[31:16] 來決定的原因在此 !!!(表的關係...)
.................以上為:我推論為何從 bit16開始來當作 IDSEL................
[補充]
PCI config index register裡面的資料其實和硬體解出configuration cycle是相關的.
一.轉換出來是type 0 cycle的話. 硬體只要做以下兩件事.
1. mask 掉bus number(bit 16 ~ 31)以上的部份.
2.解碼 device number的部份即可到對應的 AD bit. 所以其最低可以使用的就是AD11.也就是說一個bus上最多只能有 21個 devices(只是由於推動力問題, 往往是做不到的).
Note:其實也可以設計成其他大於AD 11開始, 這要看chip設計者決定了.
二. 轉換出來是type 1 cycle的話. 只要做
1. mask 掉reserved以上的部份(bit 24 ~31)
2. bit 0 = 1
由於P2P跟其他device不同的地方就是, 除了type 0 clcye以外, 還必須處理 type 1 cycle. 這也是分成兩部份
一. type 1 -> type 0. 當 bus number 等於 secondary bus number 時候出現.
1. 解碼 device number 到對應的 AD. spec中有提到轉換的表. dev 0 = AD16....etc
2. 把 bit 0 由1 變成 0
二. type 1-> type 1. 當 bus number 介於 secondary bus number和 subordinate bus number
1. 直接往下一層送即可.交給其他的P2P 處理.
[Q2] 在IA32下，CONFIG_ADDRESS 會被轉成Configuration Cycles，當Bus Number <>0 時，NB會轉成Type 1 然後往 DMI送到SB，當P2P Bridge收到後，然後定址到Slot上面的PCI Device，這樣說法對嗎?
Ans: 總而言之, 是自己local bus上的,就會轉成 Type 0,然後打在AD bus上,等待認領;若否就轉成 Type 1,往下一個bridge送,繼續尋找...對的人...for each bridge,都是一樣...
[補充]
對 PCI spec是, 如果以Intel PCI express架構來說. 那個已經被封裝成 pci express的 package了.沒有所謂的 type 0, type 1 cycle了.
[Q3]PCI Device透過IDSEL來決定身分，那PCIE Device呢? 我查過資料，好像PCIE不需要IDSEL那他是如何決定Device Number ?
Ans: 我所遇的 PCIe device也是由 AD bit[31:11]中找線拉至 device's IDSEL決定的.不知其他家 chipset是如何 implement.
[補充]
PCI express 是internal routing. PCI express是個跟PCI 完全不同的架構. 只是為了軟體相容性的關係, 把software架構做的跟PCI bus一樣. PCI express是point-to-point架構, 一個link 只會連接一個device. 跟PCI 這種可以多個device在同一bus上是不一樣的. 所以 device number對PCI express是完全不重要的.
Note. AMD的Hyper transport 也是基於一樣的心態來設計軟體架構的.
※ PCIe 的device是 internal routing. 以規格來看,下一層的 device number都是為0.
------------------
- 相關討論 Part 2 -
------------------
DMI指的是 Intel 南北橋中間的通道 ! 之前也是不知P2P bridge部份關於IDSEL的配置,查了表才知道原來有這樣的 mapping(primary address<->secondary address). 其實,可以說 "unused AD bus 會被拿來當 IDSEL用"就是了吧 ^_^
[補充]
是的, 只要軟體能夠知道routing 關係.怎麼接都可以. 只要bus controller控好實際的IDSEL即可. P2P之所以會有嚴格規定(兩項, 1. IDSEL&device number表, 2. secondary bus IRQ routing)是因為P2P 不一定是在板子上. 包含卡都可以有P2P bridge. 在板子上的P2P 可以靠BIOS來建立正確的 routing, 但是插卡不行. 所以必須把這些定義好. 這樣 PnP software(BIOS or OS)才能正確的完成IRQ 分配.讓卡正常工作. 所以如果觀察某些板廠. 就算是真的p2p 沒有存在在板子上, 很多PCI slot的IRQ routing都是依據p2p spec裡面的規定做(因為SB的PCI bus還是落在P2P之後).
在 PCI scan時,BIOS會掃描整個系統的PCI architecture(包含 device & bridge);其掃描方式由BIOS's PCI kernel來決定 !
[補充]
其實了解PCI spec. 要寫PCI scan其實可以效率好又正確. 常見的新進工程師寫法大概就是 3個 loop來處理. bus:0~255, device:0~31, function:0~7. 掃個 256*32*8次, 反正都是程式做, 結果往往也看來正確.這種寫法其實是不對的. (其實,若是多了解硬體的架構,就可以寫出有效率的code了 ! 這也是F/W工程師的價值...)
Ex. Assume 系統架構是這樣的: NB,P2Px3, PCIe bridge x2;其中:
A. 3 P2Ps的配置 is: P2P0下面接P2P1;P2P下面接P2P2
B. PCIe x 2 & P2P0都在 bus 0;其PFA為
NB(0,0,0)
P2P0(0,1,0)
PCIE0(0,4,0)
PCIE1(0,5,0)
=> 最後的 PCI achitecture is:
Bus 0----------------------
NB(0,0,0),P2P0(0,1,0),PCIE0(0,5,0),PCIE1(0,6,0)
*下面 Bus 1/2/3由 P2P0/1/2所 introduce:
Bus 1----------------------
P2P1(1,0,0)
Bus 2----------------------
P2P2(2,0,0)
Bus 3----------------------
*下面 Bus 4由 PCIE0所 introduce:
Bus 4----------------------
*下面 Bus 5由 PCIE1所 introduce:
Bus 5----------------------
所以,Bus number 是由BIOS's scanning "algorithm"所決定的;假如採用 depth-first,則會產生上述的結果 ! 決定後的值會填到 bridge的 Primary/secondary/subordinate bus number registers !
[Q]順便問個問題好了. 其實function number不應該是永遠需要scan的, 為什麼?什麼時候才需要scan function number?
Ans: 我想,對於 function number的問題,應該是: PCI header region offset 0Eh bit7代表: milti-function or NOT ! 因此,可以先 check此bit,再決定要不要往下掃了...這樣又少做了許多虛工...^_^
Ex. PFA (0,3,0) 有回應(that is, Vendor ID/Device ID != 0xFFFFFFFF),則先check (0,3,0)'s PCI Reg0Eh bit7; if "1" then 此device為 multi-function device,還要再往下找 Ex. (0,3,1~7) 有無回應;if "0" then try next device number...!
[補充，加快速的的方式]
檢查multi function bit是正確的, 但是不只是因為效率問題. 而是PCI 規格中, single function裝置可以不解碼 config cycle type 0 bit[8~10], 也就是說 一個 single function裝置, 會對 所有的function number回應, 也就是會出現 8 個相同的device.
順便說一下我的scan加速法. 其實我不是使用 vandor ID & device ID來判斷裝置存在與否. 我是用 class/subclass/interfae ID來作判斷. default 只scan bus 0, 遇到 P2P bridge才會把taget bus number+1, 如果遇到multi host(host bridge 數量> 1)的板子才會完整掃描 255個 bus. ^_^
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
~轉貼自艾克索夫實驗室~
Rootkit in PCI Option ROM
「Rootkit」一字來自 UNIX 界；但目前通常用於描述 Windows 木馬程式作者所運用的隱形技術。
起初，Rootkit指的是一組程式，可讓駭客躲過偵測。 為達成此目的，可執行的系統檔案 (如 login、ps、ls、netstat 等) 或系統程式庫 (libproc.a) 會遭到更換，或安裝核心模組。 這兩種動作只有一個相同目的；防止使用者收到正確資訊，知道電腦上發生了什麼事。
首先介紹PCI的基本常識, PCI Bus是在約1990年由Intel發展出來, 用來連接主機板上的各項裝置的匯流排標準, 後來成為業界的標準之一, Spec可以在PCI-SIG註冊會員之後下載, 架構上簡單的說, 就是一個Host bridge, 在一般的PC上通常指的就是North Brdige, 這個brdige後面就是bus#0(當然也有Multi Host-Bridge的狀況, 這邊舉例的是最單純的情況), 然後接到South Bridge, South Bridge之後可能接的是ISA Bus, IDE Controller, USB, IDE, DMA Controller等等, 如果bus#0上還有別的PCI Bridge, 這個Bridge後面就是bus#1, 如果有多個Bridge存在(PCI最多可以有256個bus), bus#就不一定是固定的了, 一個PCI Bus上可以有32個device, 每個device可以有8個function, 每個function都有屬於自己的256個register. 在PCI的規範裡, 256個register中的前0×40個是公定的功能, 從0×40到0xff則由各家廠商自行實作, 存取這些register的方法, 一般的PC上是透過IO port 0xCF8~0xCFF, 如果是新的PCI-Express則是直接透過Memory Mapped IO, 以存取記憶體的方式直接進行存取, 例如我們想要讀取一個在bus#0 dev#1 func#0的register#40~43, 透過IO的方式如下:
mov eax, (0x01 << 31 ) // Type-1 PCI Configuration
+ (0x00 << 16 ) // Bus#0
+ (0x01 << 11 ) // Device#1
+ (0x00 << 8 ) // Function#0
+ 0x40 // Register#40
mov dx, 0xCF8 // Index Port 0xCF8 ~ 0xCFB
out dx, eax
mov dx, 0xCFC // Data Port 0xCFC ~ 0xCFF
in eax, dx // Get Data in EAX
如果是透過MMIO的方式則簡單多了:
mov esi, (MMIO_BASE) + (0x00 << 20) + (0x01 << 15) + (0x00 << 12) + 0x40
mov eax, [esi]
今天我們比較有興趣的是位在0×30~0×33的register, 在PCI Spec定義中, 這裡的值存放的就是expansion rom在physical memory中被decode到IO的位址, 比如說這個位址是0xFE000000, 如果你在0×30把bit0設為0×1(io->mem decode), Command Register(0×04~0×05)的Memory Space Bit打開, 在0xFE000000的地方你就可以找到這個rom, 開頭是0×55AA(這當然也是規範之一, 用來辨視是否為一個PCI rom), BIOS在POST過程中, 會逐一掃描位於主機板上所有的PCI Device, 假如device上有rom, 就會把它給拷貝到memory中, 然後用jmp指令跳到ROM開頭offset 0×02(別忘了開頭offset 0×00是0×55AA)的地方開始執行PCI ROM, 執行完後ROM會再把控制權交回到BIOS手上, 一般而言, 在傳統記體空間中, 0xC0000~0xCFFFF是給VGA ROM用的, 0xD0000~0xEFFFF則是留給一般的PCI ROM使用, 當然各種情況下還是會有些許差異, 例如有些BIOS會保留0xE0000~0xFFFFF給自己使用, 像是BIOS的interrupt service, DMI data….等等雜七雜八的東西, 執行完的ROM仍然會保留在記憶體中, 因為有些ROM會修改IVT(Interrupt Vector Table), 將某些interrupt service導向自己的code, 像是VGA ROM可能就會hook int 0×10, 這是很合理的, 因為int 0×10是BIOS所提供用來控制螢幕的service, 聰明的你看到這裡應該就知道前面所提的那篇文章想說什麼了, 如果有個”惡意”的程式被埋在PCI ROM裡面, 只要一開機就會自動被執行, 它的運作並不是一時的, 它可以hook某個OS一定會用到的BIOS Interrupt Service, 然後在這個interrupt service被呼叫的時候動作就可以了, 而且麻煩的是即使你format你的HDD也沒用, 除非你把有問題的PCI Device從你的主機板上移除, 嗯….聽起來蠻炫的, 但是, 有可能嗎?
要回答這個問題之前, 需要知道一些基本的常識, 在保護模式下, 因為IO動作受到限制的關係, 要存取IO並不像在DOS那樣容易, 但如果想嘗試Re-flash一顆PCI ROM, 勢必得進行IO動作, 所幸在Windows下這並不是不可能的事, 有些人可能知道利用SeTcbPrivilege和使用ProcessUserModeIOPL structure呼叫undocumented Native API NtSetInformationProcess()就可以達成目的. 一旦攻擊者有辦法修改PCI ROM, 他就可以利用文章中所提到的例子: int 0×10(Windows在開機過程中會透過Ke386CallBios()呼叫int x010), 作他想作的任何事了.
可惜不論哪種攻擊方式, 最終都是要對OS kernel動手腳, 利用各種偵測工具(如: Archon Scanner), 一定可以找到有問題的地方, 如果最後的箭頭指向PCI ROM, 我們可以透過上文所述, 將存在PCI Device和memory中的ROM給dump出來, 需要dump兩邊的rom, 是因為PCI Spec規範中允許實際上所需要配置的記憶體不一定要等於原本rom的大小, 藉以節省保貴的記憶體(別忘了PCI ROM只能被配置到幾個64KB的segment裡而已), 然後向PCI Device的製造商索取正常版本的rom進行比對, 藉以得知是否為被修改的版本. 假如發現有不一樣的地方, 接下來可以朝幾個方向繼續分析是否為有問題的ROM, 我們可以檢查一下它是否修改了不必要的IVT, 像PXE ROM就不太可能hook int 0×10, 或是有保護模式相關的程式碼, 因為一般的ROM應該都是在real mode下執行, 所以應該不會切到protected mode, 如果有相關的程式碼那就非常可疑, 還有rom裡面是否有可疑的字串, 或是位在Windows Kernel位址空間裡的32-bit address, 另外ROM裡面也不太可能出現編碼過的code, 如果rom裡的code很難被disassemble, 或是充滿了一堆obfuscated code, 那也是很有問題.
除了軟體的方式, 最近興起的新技術TPM也能克制這種攻擊手法
[我所知道的BIOS]->[Shadowing] 8
[Why shadow BIOS ?]
在此之前所提的BIOS tasks,都是循著 CPU->NB->SB->SIO->ROM的路徑來達成的;意即: CPU是去BIOS ROM裡面抓code來執行 ! 明顯的一件事是: ROM access time > DRAM access time ! 且RAM access width is 32bits,而 ROM access width 通常為 16 bits. 因此,便有了所謂" BIOS Shadowing"的觀念產生 ! <- "performance consideration" !!!
[What is shadowing]
意即: 將部分BIOS CODE(in ROM)拷貝至DRAM中 ! (此後, CPU將從DRAM中抓code來執行...)這樣的動作便稱做 "Shadowing" ! 而該處的DRAM即稱為 shadow memory.
Shadowing 在BIOS 中是極為複雜的 kernel code part ! 想深入瞭解的人最好有 source code可 trace.
[When to shadow BIOS]
=> 當然是等記憶體穩定了,可以使用後,才做 ^_^
*因此,假如 DRAM sizing 有問題, BIOS shadowing必定有問題 !!!
以下是之前在其他文章中發表關於 shadow 的文章,再次節錄以供參考 !
[System Behavior before & after shadow]
說的更白話一點就是 : 當 Power On後, 跑完 system power-on sequence後, CPU會被 reset ( reset 指的是 CPU 的 內容會回到 "初始值" ); 而 CPU內部的 EIP (32-bit )的初值是 FFFFFFF0h, 所以, CPU的 第一個 code read 就是到 FFFFFFF0h fetch code...
這個 memory cycle 從 CPU發出, 先會經過 North bridge ; 此時, north bridge會說 "這不是我的"...然後,往 south bridge 丟 ; south bridge 會說, "這是我的",收下後丟給 ROM ! 所以, FFFFFFF0h 會被 ROM 接走 !!! ( 所以 前人才說 "硬體初始值要把0xFFFFFFF0 和 0x000FFFF0 要mapping到同一個地方", 這個地方就是.....ROM !!! )
之後, CPU所發的 cycle 都會照上述的方式一路抵達 ROM...由 CPU循著 fetch, decode, execute, store的順序作事情...
但到某一個階段前, BIOS的 code 會指示 " 要將 BIOS data 從 ROM 搬到 DRAM" ! 而在此階段之後, BIOS會設定 north bridge 暫存器, 告訴 north bridge "之後 CPU所發的 cycle 不可以不收而傳到 south bridge"....
自此之後, CPU 所發的 cycle 全部轉到 DRAM 中,由 CPU循著 fetch, decode, execute, store的順序作事情...
[Summary] 總而言之, BIOS 一開始是CPU讀取 ROM content來執行,之後是CPU 讀取 DRAM content 執行 ^_^
[補充][以提問的方式^_^]
[Q]: shadow memory到底是那一塊 ?
[A]: 以現在的電腦系統而言, shadow memory 是在UMA(upper memory area;傳統記憶體 640K以上至1M之間) "裡面"(part of it) ;在此UMA內可以分為 6 segments(64kB/each), total 384KB.
其中 C0000h~DFFFFh: for VGA BIOS and other devices' Option ROMs
E0000h~FFFFFh: BIOS ROM code
這兩個 blocks 本質是 memory;之後會被載以ROM content;因此,便稱為 shadow memory(好像: ROM在上面, memory在下面,是ROM的 "shadow"...)
[Q]: shadow memory 的內容 完全 "=" ROM content ?
[A]: of course NOT ! 除了 UMA不大以外,BIOS ROM因為必須support more and more functions/features,size已經越長越大;除此之外,BIOS ROM中也有部分module是經過壓縮的.(UMA不夠放...)
當BIOS shadow時,只會 copy necessary code(Ex. run-time要用的...etc)至 shadow memory ! 另外,已經執行過後的code也不會被載入. 因此,不是 1-1的copy...
[Q]: what Shadow enabled/disable mean in chipset ?
[A]: 前面提過, CPU要 fetch的code由 shadow memory 提供 or ROM提供,其根本關鍵在於 chipset's behavior ! 意即,NB必須做此決定 ! 所以,這機制一般是由NB來實現的.
NB內有所謂的 shadow registers. 當 shadow register enable時, memory cycle由 shadow memory 來回應;若 shadow disable,則由ROM回應.
意即:
000E0000h~000FFFFFh由 shadow memory replies if (shadow enabled)
000E0000h~000FFFFFh由 ROM chip replies if (shadow disabled)
若FFFE000h~FFFFFFFFh呢 ? 必定由ROM chip來回應(不然一開機怎麼辦?). 與 shadow disable/enable無關 !!!
*若使用 ru.exe 並檢視 memory space,可發現上述的情況.
[Q]: shadow有何好處 ?
[A]: 因為 slower ROM v.s faster RAM,所以放在RAM可以增加 system performance.
*各位可以發現,同樣的code放在 rom & dram中執行速度將大不相同 !
[Q]: shadow memory的 issue ?
[A]: 被 shadowed 的 memory area都會被設成 write-protected ! 因此,這塊area是不能 write 的.所以,若有程式會 "write"這塊,則會有問題 !!!
其實, BIOS shadow這段code大家不太會碰觸到...瞭解基本information即可.
有錯誤請指正 !!!
[附註]
[Q1] "BIOS的所有動作都必須先從ROM COPY至DRAM之後CPU才有辦法去執行"
Ans : 講簡單一點就是對CPU來說，他只負責提取指令，解碼指令，執行指令。至於是讀取到哪邊的指令他就不管了(IA32 架構)。例如CPU要讀取F0000h的指令來執行，那F0000h有可能是ROM也有能是DRAM。
[Q2] "那BIOS一開始的0E05BH是ROM的位置？還是DRAM的位置呢？"
==>0~4G 是指位址線的位址(因為Address bus = 32 bits=2^32)，至於位址線上面是分配給DRAM還是ROM使用還是Others...就要看實際的硬體架構，例如IA32 架構就有其分配的方式。
==>所以某個位址線的位址可以被分配給ROM使用也可以分配給DRAM使用，還可以重疊一起使用，例如 F segment (000F_0000h)就是重疊使用，所謂的重疊就是就像是CPU 對F0000h存取的時候，他是存取到DRAM的資料還是ROM的資料 ? 答案就是看北橋....如果北橋在此時把這個位址是映對到ROM，那麼CPU讀取到的F0000h資料是ROM裡面的，如果北橋是映對到DRAM那麼CPU一樣是讀取F0000h但是會讀取到DRAM內的資料。
==> 所以0E05Bh 是位址線的位址。
==> 另外BIOS一開始的位址是在FFFF_FFF0 不是在0E05Bh...
==> BIOS的程式碼會去改變北橋設定，讓在不同階段的執行期間去存取到DRAM/ROM的資料，我們稱為shadow....例如從F0000h的 ROM讀資料，寫到F0000h 的DRAM中
==> 這邊說的都是IA32，其他架構要看Spec 說明。
在此之前所提的BIOS tasks,都是循著 CPU->NB->SB->SIO->ROM的路徑來達成的;意即: CPU是去BIOS ROM裡面抓code來執行 ! 明顯的一件事是: ROM access time > DRAM access time ! 且RAM access width is 32bits,而 ROM access width 通常為 16 bits. 因此,便有了所謂" BIOS Shadowing"的觀念產生 ! <- "performance consideration" !!!
[What is shadowing]
意即: 將部分BIOS CODE(in ROM)拷貝至DRAM中 ! (此後, CPU將從DRAM中抓code來執行...)這樣的動作便稱做 "Shadowing" ! 而該處的DRAM即稱為 shadow memory.
Shadowing 在BIOS 中是極為複雜的 kernel code part ! 想深入瞭解的人最好有 source code可 trace.
[When to shadow BIOS]
=> 當然是等記憶體穩定了,可以使用後,才做 ^_^
*因此,假如 DRAM sizing 有問題, BIOS shadowing必定有問題 !!!
以下是之前在其他文章中發表關於 shadow 的文章,再次節錄以供參考 !
[System Behavior before & after shadow]
說的更白話一點就是 : 當 Power On後, 跑完 system power-on sequence後, CPU會被 reset ( reset 指的是 CPU 的 內容會回到 "初始值" ); 而 CPU內部的 EIP (32-bit )的初值是 FFFFFFF0h, 所以, CPU的 第一個 code read 就是到 FFFFFFF0h fetch code...
這個 memory cycle 從 CPU發出, 先會經過 North bridge ; 此時, north bridge會說 "這不是我的"...然後,往 south bridge 丟 ; south bridge 會說, "這是我的",收下後丟給 ROM ! 所以, FFFFFFF0h 會被 ROM 接走 !!! ( 所以 前人才說 "硬體初始值要把0xFFFFFFF0 和 0x000FFFF0 要mapping到同一個地方", 這個地方就是.....ROM !!! )
之後, CPU所發的 cycle 都會照上述的方式一路抵達 ROM...由 CPU循著 fetch, decode, execute, store的順序作事情...
但到某一個階段前, BIOS的 code 會指示 " 要將 BIOS data 從 ROM 搬到 DRAM" ! 而在此階段之後, BIOS會設定 north bridge 暫存器, 告訴 north bridge "之後 CPU所發的 cycle 不可以不收而傳到 south bridge"....
自此之後, CPU 所發的 cycle 全部轉到 DRAM 中,由 CPU循著 fetch, decode, execute, store的順序作事情...
[Summary] 總而言之, BIOS 一開始是CPU讀取 ROM content來執行,之後是CPU 讀取 DRAM content 執行 ^_^
[補充][以提問的方式^_^]
[Q]: shadow memory到底是那一塊 ?
[A]: 以現在的電腦系統而言, shadow memory 是在UMA(upper memory area;傳統記憶體 640K以上至1M之間) "裡面"(part of it) ;在此UMA內可以分為 6 segments(64kB/each), total 384KB.
其中 C0000h~DFFFFh: for VGA BIOS and other devices' Option ROMs
E0000h~FFFFFh: BIOS ROM code
這兩個 blocks 本質是 memory;之後會被載以ROM content;因此,便稱為 shadow memory(好像: ROM在上面, memory在下面,是ROM的 "shadow"...)
[Q]: shadow memory 的內容 完全 "=" ROM content ?
[A]: of course NOT ! 除了 UMA不大以外,BIOS ROM因為必須support more and more functions/features,size已經越長越大;除此之外,BIOS ROM中也有部分module是經過壓縮的.(UMA不夠放...)
當BIOS shadow時,只會 copy necessary code(Ex. run-time要用的...etc)至 shadow memory ! 另外,已經執行過後的code也不會被載入. 因此,不是 1-1的copy...
[Q]: what Shadow enabled/disable mean in chipset ?
[A]: 前面提過, CPU要 fetch的code由 shadow memory 提供 or ROM提供,其根本關鍵在於 chipset's behavior ! 意即,NB必須做此決定 ! 所以,這機制一般是由NB來實現的.
NB內有所謂的 shadow registers. 當 shadow register enable時, memory cycle由 shadow memory 來回應;若 shadow disable,則由ROM回應.
意即:
000E0000h~000FFFFFh由 shadow memory replies if (shadow enabled)
000E0000h~000FFFFFh由 ROM chip replies if (shadow disabled)
若FFFE000h~FFFFFFFFh呢 ? 必定由ROM chip來回應(不然一開機怎麼辦?). 與 shadow disable/enable無關 !!!
*若使用 ru.exe 並檢視 memory space,可發現上述的情況.
[Q]: shadow有何好處 ?
[A]: 因為 slower ROM v.s faster RAM,所以放在RAM可以增加 system performance.
*各位可以發現,同樣的code放在 rom & dram中執行速度將大不相同 !
[Q]: shadow memory的 issue ?
[A]: 被 shadowed 的 memory area都會被設成 write-protected ! 因此,這塊area是不能 write 的.所以,若有程式會 "write"這塊,則會有問題 !!!
其實, BIOS shadow這段code大家不太會碰觸到...瞭解基本information即可.
有錯誤請指正 !!!
[附註]
[Q1] "BIOS的所有動作都必須先從ROM COPY至DRAM之後CPU才有辦法去執行"
Ans : 講簡單一點就是對CPU來說，他只負責提取指令，解碼指令，執行指令。至於是讀取到哪邊的指令他就不管了(IA32 架構)。例如CPU要讀取F0000h的指令來執行，那F0000h有可能是ROM也有能是DRAM。
[Q2] "那BIOS一開始的0E05BH是ROM的位置？還是DRAM的位置呢？"
==>0~4G 是指位址線的位址(因為Address bus = 32 bits=2^32)，至於位址線上面是分配給DRAM還是ROM使用還是Others...就要看實際的硬體架構，例如IA32 架構就有其分配的方式。
==>所以某個位址線的位址可以被分配給ROM使用也可以分配給DRAM使用，還可以重疊一起使用，例如 F segment (000F_0000h)就是重疊使用，所謂的重疊就是就像是CPU 對F0000h存取的時候，他是存取到DRAM的資料還是ROM的資料 ? 答案就是看北橋....如果北橋在此時把這個位址是映對到ROM，那麼CPU讀取到的F0000h資料是ROM裡面的，如果北橋是映對到DRAM那麼CPU一樣是讀取F0000h但是會讀取到DRAM內的資料。
==> 所以0E05Bh 是位址線的位址。
==> 另外BIOS一開始的位址是在FFFF_FFF0 不是在0E05Bh...
==> BIOS的程式碼會去改變北橋設定，讓在不同階段的執行期間去存取到DRAM/ROM的資料，我們稱為shadow....例如從F0000h的 ROM讀資料，寫到F0000h 的DRAM中
==> 這邊說的都是IA32，其他架構要看Spec 說明。
星期一, 10月 08, 2007
[我所知道的BIOS]->[DRAM Sizing](2) 7
DRAM Sizing 的程序與chipset design息息相關,不同家chipset其DRAM sizing sequence亦不同.在此只列出 rough sequence以供參考. (真正的 detailed sequence仍須以各家的 code為準)
[假設]:
A. memory controller integrated into NB
=> NB PCI config space有一部份與DRAM相關
B. This chipset support 4 DRAM sockets(max.)
=> 存在 4 registers,分別代表此 4-socket DRAMs' information
=> 存在 4 bits ,分別控制 4-socket's CS(chip select;enable DRAM用的)
[程序]
1. Configure registers by DRAM frequency:
=> 許多DRAM相關的 registers(Ex. tRFC,tRP,tRCD,tWTR,CAS,...etc)都必須根據DRAM operating frequency來設定. (DRAM frequency 可由 CPU freq and CPU/DRAM ratio求得)
2. Execute Initial sequence for DDR(or DDR2)
=> DRAM spec都有列 initial sequence;既定的流程.
3. Set MAX-supported Size of this chipset for 4 sockets !
=> 因為"不知道"插進來的DRAM到底多大,所以假設: 每一個 socket上都有插DRAM,且size 是->此 chipset所 support的最大 size(Ex. 2G)
4. Do the followings for Socket 0/1/2/3 sequentially (<-此時,一次 "只 enable 1 socket"來做事)
1) check DRAM exist or NOT
=> 藉由簡單的 write-then-read pattern來判定 socket上是否有 installed DRAM
2) decide DRAM "TYPE" if DRAM exist
=> 假如DRAM有在socket上,則進一步去取得其 "TYPE" information
以DDR2 SDRAM為例,此步驟即:求取該記憶體的 (Bank,Row,Column,Side) information
Ex. 2x12x9's DRAM 且 double side ,則記憶體大小為 128MB
* 找DRAM information 有分 MA table & by SPD.
3) write this information to corresponding register
5. Configure registers by DRAM loading
=> 步驟4做完後,所有 installed DRAM已經找到. 此時,需要對一些與 "loading" 相關的DRAM registers做調整(因為: 不同數目的DRAM需要有不同的 driving strength !)
6. Remaining tasks:
=> disable one-page mode
enable dynamic reset
enable refresh cycle ( <- DRAM is ok to use ^_^ )
[注意事項]
1. 至此 Top memory( "可使用的記憶體上限" 已經...決定了 ^_^)
2. 在此 stage,並沒有對 DRAM 做嚴密的測試. 測試階段在後面的 tasks
3. 一般若 register config錯誤,或是 DRAM frequency不對(起因於clockgen config 錯誤),都會 hang在這個 stage ! 若系統僥倖 passed this stage並進到DOS,則可以再用 memory test utility來 verify DRAM is stable or NOT !!!
[補充]
在此stage(Sizing)完成之前, DRAM is not ready to use. 故撰寫此code時得全靠 CPU GPR(general purpose register)來傳遞參數 or return address ! 因此,得時時注意是否 register content 被改變 ( 因為 GPRs不多...)
但是,若是 activate CAR(Cache as Ram),則在此stage就可以使用 push/pop,所撰寫的code將較為模組化及彈性,也不必擔心 register content會被破壞了...
Ex. AMD Kx sizing code便是很早便使用 cache 來當作RAM,因此可以寫出 module code for sizing !!!
[假設]:
A. memory controller integrated into NB
=> NB PCI config space有一部份與DRAM相關
B. This chipset support 4 DRAM sockets(max.)
=> 存在 4 registers,分別代表此 4-socket DRAMs' information
=> 存在 4 bits ,分別控制 4-socket's CS(chip select;enable DRAM用的)
[程序]
1. Configure registers by DRAM frequency:
=> 許多DRAM相關的 registers(Ex. tRFC,tRP,tRCD,tWTR,CAS,...etc)都必須根據DRAM operating frequency來設定. (DRAM frequency 可由 CPU freq and CPU/DRAM ratio求得)
2. Execute Initial sequence for DDR(or DDR2)
=> DRAM spec都有列 initial sequence;既定的流程.
3. Set MAX-supported Size of this chipset for 4 sockets !
=> 因為"不知道"插進來的DRAM到底多大,所以假設: 每一個 socket上都有插DRAM,且size 是->此 chipset所 support的最大 size(Ex. 2G)
4. Do the followings for Socket 0/1/2/3 sequentially (<-此時,一次 "只 enable 1 socket"來做事)
1) check DRAM exist or NOT
=> 藉由簡單的 write-then-read pattern來判定 socket上是否有 installed DRAM
2) decide DRAM "TYPE" if DRAM exist
=> 假如DRAM有在socket上,則進一步去取得其 "TYPE" information
以DDR2 SDRAM為例,此步驟即:求取該記憶體的 (Bank,Row,Column,Side) information
Ex. 2x12x9's DRAM 且 double side ,則記憶體大小為 128MB
* 找DRAM information 有分 MA table & by SPD.
3) write this information to corresponding register
5. Configure registers by DRAM loading
=> 步驟4做完後,所有 installed DRAM已經找到. 此時,需要對一些與 "loading" 相關的DRAM registers做調整(因為: 不同數目的DRAM需要有不同的 driving strength !)
6. Remaining tasks:
=> disable one-page mode
enable dynamic reset
enable refresh cycle ( <- DRAM is ok to use ^_^ )
[注意事項]
1. 至此 Top memory( "可使用的記憶體上限" 已經...決定了 ^_^)
2. 在此 stage,並沒有對 DRAM 做嚴密的測試. 測試階段在後面的 tasks
3. 一般若 register config錯誤,或是 DRAM frequency不對(起因於clockgen config 錯誤),都會 hang在這個 stage ! 若系統僥倖 passed this stage並進到DOS,則可以再用 memory test utility來 verify DRAM is stable or NOT !!!
[補充]
在此stage(Sizing)完成之前, DRAM is not ready to use. 故撰寫此code時得全靠 CPU GPR(general purpose register)來傳遞參數 or return address ! 因此,得時時注意是否 register content 被改變 ( 因為 GPRs不多...)
但是,若是 activate CAR(Cache as Ram),則在此stage就可以使用 push/pop,所撰寫的code將較為模組化及彈性,也不必擔心 register content會被破壞了...
Ex. AMD Kx sizing code便是很早便使用 cache 來當作RAM,因此可以寫出 module code for sizing !!!
從前從前，Big-Endian與Little-Endian?
~轉載~
從前從前,記憶體是非常昂貴的. 資料寬度是8位元,一個記憶體位址存一個字,剛剛好.
但隨著科技進步,ALU已可做到16位元甚至32位元的運算,但記憶體實在太貴,所以只好想辦法偷機.
也就是用2個連續位址的記憶體來存16位元的資料.
問題來了,哪一個byte所存的是 b0~b7,哪個是 b8~b15呢?
所以: 低位元組放較低的位元資料,很合理阿
ex: 1234h byte0放34h,byte1放12h
或是: 低位元組放較高位數資料,也很好呀
ex: 1234h byte0放12h,byte1放34h
兩套標準就此產生.為什麼要有兩套標準?支持不同標準的廠商們異口同聲地說:
我設計處理器/電路比較好設計,不然你咬我阿.........
從前從前,記憶體是非常昂貴的. 資料寬度是8位元,一個記憶體位址存一個字,剛剛好.
但隨著科技進步,ALU已可做到16位元甚至32位元的運算,但記憶體實在太貴,所以只好想辦法偷機.
也就是用2個連續位址的記憶體來存16位元的資料.
問題來了,哪一個byte所存的是 b0~b7,哪個是 b8~b15呢?
所以: 低位元組放較低的位元資料,很合理阿
ex: 1234h byte0放34h,byte1放12h
或是: 低位元組放較高位數資料,也很好呀
ex: 1234h byte0放12h,byte1放34h
兩套標準就此產生.為什麼要有兩套標準?支持不同標準的廠商們異口同聲地說:
我設計處理器/電路比較好設計,不然你咬我阿.........
[我所知道的BIOS]->[DRAM Sizing] (1) 7
現在要提到的是BIOS POST中一個重要的 task : DRAM sizing !
它主要的工作是:讓我們所插的記憶體可以正常且穩定的運作 !
[Q] 為什麼穩定的記憶體這麼重要 ?
=> 因為,有太多東西需要存放其上了,例如: BIOS code(之後在 shadow部分會提到), 開機之後所需要的 device drivers and OS,etc...假如記憶體不穩,在存取 memory時無法得到需要的資料,或是根本連 read or write都不行,那麼便會發現: 不是 system hang(maybe randomly) during POST ,或是進OS後 blue screen...
所以,"BIOS DRAM sizing不好" 是系統不穩的原因之一. (地基都不穩了,怎能奢求其上的房子可以堅固 ^_^ )
在介紹 DRAM sizing之前,先稍微簡單說明 DRAM 的相關知識.(若有不足或錯誤之處,請不吝指正...)
1. DRAM chip 可看做是 square array;基本的單位 is cell. 每一個 cell 是由數個電晶體組成(depends on cell width;記得是: 1 bit 由一個電晶體組成,可以記錄 0 and 1的資訊; 1 cell 可能含 n bits;讀取DRAM cell屬於破壞性的讀取,因此讀取的同時常伴隨著 "refresh" <- 與 SRAM不同)
2. 要存取 DRAM chip 中的資料,必須提供 row and column address;這兩個 address是有先後順序的;意即: row address先送,然後再送 column address to chip.
(呼應前面所言: square array,類似 x,y 定址) 最後 指到的 data 將被放到 data bus上,CPU會讀走
*若有空可以上網查: 為什麼DRAM chip所需的 pins 是減半(half)的 ^_^
3. DRAM controller 現在一般都做在 chipset 中,Ex. NB內(AMD K8 CPU則是將 memory controller做在CPU內 ,for better performance);其工作便是 interfacing DRAM chip;充作其他 devices(Ex. CPU,DMA controller...etc) 與 DRAM chip 之間的橋樑 !
Ex. In BIOS ,寫下列的 code 欲 "read", "記憶體", "位置8處"的資料:
xor ax, ax
mov es, ax
mov edi, 00000008h
mov al, BYTE PTR es:[edi]
[00000008h] 是 programmer所"知"的 linear address,但DRAM chip 只認得 MA0~MAx,BA0~BA1..etc訊號,如何溝通 ? => 靠 DRAM controller 來轉換 !!!
4. DRAM access time => 從 DRAM chip 接到 address signals 直到 valid data 出現在 data bus上的時間(assume "read" memory),稱之;也是DRAM chip的特性之一.
5. 現今常見的 DRAM is DDR/DDR2 SDRAM. 所謂的 "S"DRAM 指的是 Synchronous DRAM,即 DRAM operation 都是參考一個 clock執行的;即與它同步(synchronous). DDR 指得是 Double Data Rate,亦即在 clock 的 rising and falling edge都可以傳資料. 而DDR2指的是: DDR的 "第二代" ! (別想成 DDR2 = DDR x 2 !!! 雖然剛好有些數值是兩倍的關係...)
Ex. DDR2 533(or called PC2 4200) =>
1. "2" means DDR2
2. 533 is transfer rate( 每一秒可做 533筆資料 transfer )
3. 4200 means: 533筆資料/s * 每筆 8 bytes( => 64 bit width) ~= 4200MB/s
下一章將介紹 DRAM sizing 的 flow/information !
它主要的工作是:讓我們所插的記憶體可以正常且穩定的運作 !
[Q] 為什麼穩定的記憶體這麼重要 ?
=> 因為,有太多東西需要存放其上了,例如: BIOS code(之後在 shadow部分會提到), 開機之後所需要的 device drivers and OS,etc...假如記憶體不穩,在存取 memory時無法得到需要的資料,或是根本連 read or write都不行,那麼便會發現: 不是 system hang(maybe randomly) during POST ,或是進OS後 blue screen...
所以,"BIOS DRAM sizing不好" 是系統不穩的原因之一. (地基都不穩了,怎能奢求其上的房子可以堅固 ^_^ )
在介紹 DRAM sizing之前,先稍微簡單說明 DRAM 的相關知識.(若有不足或錯誤之處,請不吝指正...)
1. DRAM chip 可看做是 square array;基本的單位 is cell. 每一個 cell 是由數個電晶體組成(depends on cell width;記得是: 1 bit 由一個電晶體組成,可以記錄 0 and 1的資訊; 1 cell 可能含 n bits;讀取DRAM cell屬於破壞性的讀取,因此讀取的同時常伴隨著 "refresh" <- 與 SRAM不同)
2. 要存取 DRAM chip 中的資料,必須提供 row and column address;這兩個 address是有先後順序的;意即: row address先送,然後再送 column address to chip.
(呼應前面所言: square array,類似 x,y 定址) 最後 指到的 data 將被放到 data bus上,CPU會讀走
*若有空可以上網查: 為什麼DRAM chip所需的 pins 是減半(half)的 ^_^
3. DRAM controller 現在一般都做在 chipset 中,Ex. NB內(AMD K8 CPU則是將 memory controller做在CPU內 ,for better performance);其工作便是 interfacing DRAM chip;充作其他 devices(Ex. CPU,DMA controller...etc) 與 DRAM chip 之間的橋樑 !
Ex. In BIOS ,寫下列的 code 欲 "read", "記憶體", "位置8處"的資料:
xor ax, ax
mov es, ax
mov edi, 00000008h
mov al, BYTE PTR es:[edi]
[00000008h] 是 programmer所"知"的 linear address,但DRAM chip 只認得 MA0~MAx,BA0~BA1..etc訊號,如何溝通 ? => 靠 DRAM controller 來轉換 !!!
4. DRAM access time => 從 DRAM chip 接到 address signals 直到 valid data 出現在 data bus上的時間(assume "read" memory),稱之;也是DRAM chip的特性之一.
5. 現今常見的 DRAM is DDR/DDR2 SDRAM. 所謂的 "S"DRAM 指的是 Synchronous DRAM,即 DRAM operation 都是參考一個 clock執行的;即與它同步(synchronous). DDR 指得是 Double Data Rate,亦即在 clock 的 rising and falling edge都可以傳資料. 而DDR2指的是: DDR的 "第二代" ! (別想成 DDR2 = DDR x 2 !!! 雖然剛好有些數值是兩倍的關係...)
Ex. DDR2 533(or called PC2 4200) =>
1. "2" means DDR2
2. 533 is transfer rate( 每一秒可做 533筆資料 transfer )
3. 4200 means: 533筆資料/s * 每筆 8 bytes( => 64 bit width) ~= 4200MB/s
下一章將介紹 DRAM sizing 的 flow/information !
[我知道的BIOS]->[系統資源] 6
在此,想先提一下所謂的系統資源(system resources). 在電腦的世界裡,所謂的系統資源約可分為四大類,亦即: DMA, Memory, IO, and Interrupts. (大家若是仔細檢視一下 [我的電腦]->[內容]->[硬體]->[裝置管理員]->[檢視]->[資源(依類型)],便可以發現我想表達的)
* DMA:
=> CPU可以說是系統的大腦;在沒有DMA時,CPU幾乎得參與所有的事情;但是有了DMA後,可以讓 DMA controller或是bus-mastering devices自己來執行data transfer from and to memory,CPU只在開始及結束時參與;如此CPU可以做其他事情. 典型的電腦系統有八個 DMA channels. 檢視 "資源(依類型)"中DMA的部分可以知道哪一個 channel被哪一個 device使用.
* Interrupt:
=> 周邊devices請求 cpu 服務的方式. 一般的電腦系統中有 16IRQs(IRQ0~15). 由兩個 cascade的8259所提供. 當有device透過 IRQx發 interrupt時, CPU會被告知;然後,CPU最後會得到對應於該IRQx的 service routine的 entry point,之後便跳到該處去執行ISR(interrupt service routine). 現在的電腦系統有發展出APIC mode(有別於原有的8259 mode),其目的在於提供更多的 interrupt inputs以及專有的interrupt機制.
在檢視 "資源(依類型)"中的interrupt可發現: IRQ 0/1/4/6/8/12/13/14/15其實是dedicated to specific devices使用的;而剩下的IRQs則是分給PCI devices共同/單獨使用. 若是APIC mode,則可以看到超過15的IRQ !
* Memory:
=>在此所謂的memory,並非指記憶體模組那種memory,而是: CPU memory addressing space ! 亦即,以32-bit CPU而言,可以定址到的 memory space is 2^32 = 4GB. 這麼大的空間就是一種資源 !因為,在此範圍內,CPU可以完全存取,而且,也是有限的 !那,要如何利用這麼大的資源呢 ? 方法就是所謂的 "Mapping(映射)".
舉FM為例,在收音機上一定有旋鈕可以調,亦即, FM的波段是有範圍的. 只有在此範圍,才能收到訊號(<-這也是資源). 然後,在此範圍內,要發射訊號的人,會先提出申請,看要使用那個頻率,經過認可後便可以使用該頻率波段了. 所以在此範圍內便可以聽到警廣,中廣,空中英語教室...等的廣播. (記住: "每個人" 都可以使用該資源中的"一部份",只要"被核准"...)
Memory space 也是一樣 ! 在廣大的 0~4G space中,也有很多人可以使用. Ex. 記憶體模組可以使用某一塊,BIOS ROM也可以使用某一塊, PCI devices也可以使用某一塊,APIC也可以使用某一塊,...etc. 常見的字眼 "Memory map" 就是闡述這樣的觀念 !
*I/O
=> 同理, IO 指的也是 CPU I/O addressing space. 也是一種資源. 現在 I/O addressing space 是 0000h~FFFFh,共64KB的範圍.
[Summary] 資源是有限的,要斟酌使用 ^_^
[補充memory部分]
假設系統插有1G記憶體,使用外部的顯示卡,且使用512KB BIOS ROM,則:
[Part1]
-memory space 0~(1G-1)被此1G記憶體所佔用;或說此1G記憶體被映射到memory space 0~(1G-1);只要CPU存取這個範圍,就會存取到此1G記憶體.
Ex. 在BIOS中寫:(前提: in big-real mode)
xor ax,ax
mov es,ax
mov esi, 00000000h
mov al, BYTE PTR es:[esi] ; access 此1G記憶體中 位置0處的資料 !
[Part2]
-memory space 1G~4G 則是由"其他人"所佔用,例如:(below are examples ONLY)
1.memory space 0xD4100000~D410FFFF是由 Ethernet card的 operational registers 所佔用
2.memory space 0xD4204000~D4204FFF是由 USB 1.1 host的 operational registers 所佔用
3.memory space 0xD4206000~D4206FFF是由 USB 2.0 host的 operational registers 所佔用
4.memory space 0xD4200000~D4203FFF是由 High Definition Audio的 Operational registers 所佔用
5.memory space 0xFEC00000~FECFFFFF是被 IO APIC 所佔用
6.memory space 0xFFF80000~FFFFFFFF是被 512KB BIOS ROM 所佔用
.....
只要CPU存取這範圍,則會access到 "對應" 的device registers.
Ex. 假設要access USB 1.1 HOST's operational register offset 0,則BIOS只要寫:
(前提: big-real mode)
xor ax,ax
mov es,ax
mov esi, 0D4204000h
add esi, 0 ; 0 means offset 0
mov al, DWORD PTR es:[esi] ; access
[Q] 那問題來了:CPU發了一個memory cycle,誰來決定/如何決定要給誰(記憶體 or USB 1.1 HOST OP registers)呢?
=>chipset一定知道系統插了1G記憶體,也會將此資訊,1G( = 40000000h ),記錄在內部register中.當cpu要存取記憶體而發 address: 00000000h 的cycle時,chipset會將 address與 1G比較;因為小於1G,則 "知道" 要發給記憶體 !
當cpu要存取USB OP而發 address: 0D4204000h 的cycle時,chipset會將 address與 1G比較;因為大於1G,則 "知道" 要發給PCI devices, Ex. USB host !
* 1G這個 information 的有一個名詞代表它: Top Memory ! 代表可用的記憶體的上限.
[結論]: 4G memory space 充斥著各式各樣的 "H/W registers"(假如把記憶體也視為 registers,ROM chip也視為registers.....)
Q:問個問題一下古時候, VGA 的memory 是被mapping 到0xA000 的一個64KB 的area，如果你的VGA card 有1MB 的memory 就無法全部mapping, 需要banking 的動作.在big-real mode 中, 如果還是1MB 的memory 會是多大 ,它會比mapping 從哪到哪?
A:就我所知,以前的VGA display會使用到 installed memory A0000h~BFFFFh間的範圍;這是屬於UMA(upper memory area)的一部份;其中A0000h~AFFFFh(64k) for VGA graphics mode memory;B0000h~B7FFFh for VGA mono text mode memory;B8000H~BFFFFh for VGA color text mode memory.
*上述的 三塊 memory 都是 video memory(or called frame buffer),用來儲存要顯示的image的記憶體
* 還記得組語練習中有 output color text to screen,其中所用到的 segment = B800h !!!
( for color text )
當program存取到這塊時,VGA card便會 read it and 負責將之顯示到 monitor !
現在的 VGA cards則是含有 built-in video memory;雖然不是使用系統記憶體,仍是被 mapped to A0000h~BFFFFh.(此時,很重要的一點是:系統記憶體的 A0000h~BFFFFh不再被VGA display用了....這點之後會提到,將被用來放 SMI code...)
你所說的1M memory,因為無法全部 mapped,所以有 bank switch來解決;那麼我的感覺是:還是一樣用 bank switch來解決 !!! 沒有變...
因為,我所知道的 memory map中在1M以下只有 A0000h~BFFFFh for Video card用的(你從 資源(依類型)中去看,也可以發現這範圍是給 display用的...) 而且,in big-real mode 也不會讓 1M memory可以完全 mapped,這是沒關係的 !
這個其實跟系統chipset無關, 跟VGA chip比較有關. 如果VGA chip不支援 linear frame buffer, 我想你只有用banking的方法做. 如果有支援, 正確方式是要透過VBIOS. VBE 2.0以後有定義linear frame buffer的地址位置.你可以呼叫 return VBE mode infomation 這個 function call 來取得位址.
* DMA:
=> CPU可以說是系統的大腦;在沒有DMA時,CPU幾乎得參與所有的事情;但是有了DMA後,可以讓 DMA controller或是bus-mastering devices自己來執行data transfer from and to memory,CPU只在開始及結束時參與;如此CPU可以做其他事情. 典型的電腦系統有八個 DMA channels. 檢視 "資源(依類型)"中DMA的部分可以知道哪一個 channel被哪一個 device使用.
* Interrupt:
=> 周邊devices請求 cpu 服務的方式. 一般的電腦系統中有 16IRQs(IRQ0~15). 由兩個 cascade的8259所提供. 當有device透過 IRQx發 interrupt時, CPU會被告知;然後,CPU最後會得到對應於該IRQx的 service routine的 entry point,之後便跳到該處去執行ISR(interrupt service routine). 現在的電腦系統有發展出APIC mode(有別於原有的8259 mode),其目的在於提供更多的 interrupt inputs以及專有的interrupt機制.
在檢視 "資源(依類型)"中的interrupt可發現: IRQ 0/1/4/6/8/12/13/14/15其實是dedicated to specific devices使用的;而剩下的IRQs則是分給PCI devices共同/單獨使用. 若是APIC mode,則可以看到超過15的IRQ !
* Memory:
=>在此所謂的memory,並非指記憶體模組那種memory,而是: CPU memory addressing space ! 亦即,以32-bit CPU而言,可以定址到的 memory space is 2^32 = 4GB. 這麼大的空間就是一種資源 !因為,在此範圍內,CPU可以完全存取,而且,也是有限的 !那,要如何利用這麼大的資源呢 ? 方法就是所謂的 "Mapping(映射)".
舉FM為例,在收音機上一定有旋鈕可以調,亦即, FM的波段是有範圍的. 只有在此範圍,才能收到訊號(<-這也是資源). 然後,在此範圍內,要發射訊號的人,會先提出申請,看要使用那個頻率,經過認可後便可以使用該頻率波段了. 所以在此範圍內便可以聽到警廣,中廣,空中英語教室...等的廣播. (記住: "每個人" 都可以使用該資源中的"一部份",只要"被核准"...)
Memory space 也是一樣 ! 在廣大的 0~4G space中,也有很多人可以使用. Ex. 記憶體模組可以使用某一塊,BIOS ROM也可以使用某一塊, PCI devices也可以使用某一塊,APIC也可以使用某一塊,...etc. 常見的字眼 "Memory map" 就是闡述這樣的觀念 !
*I/O
=> 同理, IO 指的也是 CPU I/O addressing space. 也是一種資源. 現在 I/O addressing space 是 0000h~FFFFh,共64KB的範圍.
[Summary] 資源是有限的,要斟酌使用 ^_^
[補充memory部分]
假設系統插有1G記憶體,使用外部的顯示卡,且使用512KB BIOS ROM,則:
[Part1]
-memory space 0~(1G-1)被此1G記憶體所佔用;或說此1G記憶體被映射到memory space 0~(1G-1);只要CPU存取這個範圍,就會存取到此1G記憶體.
Ex. 在BIOS中寫:(前提: in big-real mode)
xor ax,ax
mov es,ax
mov esi, 00000000h
mov al, BYTE PTR es:[esi] ; access 此1G記憶體中 位置0處的資料 !
[Part2]
-memory space 1G~4G 則是由"其他人"所佔用,例如:(below are examples ONLY)
1.memory space 0xD4100000~D410FFFF是由 Ethernet card的 operational registers 所佔用
2.memory space 0xD4204000~D4204FFF是由 USB 1.1 host的 operational registers 所佔用
3.memory space 0xD4206000~D4206FFF是由 USB 2.0 host的 operational registers 所佔用
4.memory space 0xD4200000~D4203FFF是由 High Definition Audio的 Operational registers 所佔用
5.memory space 0xFEC00000~FECFFFFF是被 IO APIC 所佔用
6.memory space 0xFFF80000~FFFFFFFF是被 512KB BIOS ROM 所佔用
.....
只要CPU存取這範圍,則會access到 "對應" 的device registers.
Ex. 假設要access USB 1.1 HOST's operational register offset 0,則BIOS只要寫:
(前提: big-real mode)
xor ax,ax
mov es,ax
mov esi, 0D4204000h
add esi, 0 ; 0 means offset 0
mov al, DWORD PTR es:[esi] ; access
[Q] 那問題來了:CPU發了一個memory cycle,誰來決定/如何決定要給誰(記憶體 or USB 1.1 HOST OP registers)呢?
=>chipset一定知道系統插了1G記憶體,也會將此資訊,1G( = 40000000h ),記錄在內部register中.當cpu要存取記憶體而發 address: 00000000h 的cycle時,chipset會將 address與 1G比較;因為小於1G,則 "知道" 要發給記憶體 !
當cpu要存取USB OP而發 address: 0D4204000h 的cycle時,chipset會將 address與 1G比較;因為大於1G,則 "知道" 要發給PCI devices, Ex. USB host !
* 1G這個 information 的有一個名詞代表它: Top Memory ! 代表可用的記憶體的上限.
[結論]: 4G memory space 充斥著各式各樣的 "H/W registers"(假如把記憶體也視為 registers,ROM chip也視為registers.....)
Q:問個問題一下古時候, VGA 的memory 是被mapping 到0xA000 的一個64KB 的area，如果你的VGA card 有1MB 的memory 就無法全部mapping, 需要banking 的動作.在big-real mode 中, 如果還是1MB 的memory 會是多大 ,它會比mapping 從哪到哪?
A:就我所知,以前的VGA display會使用到 installed memory A0000h~BFFFFh間的範圍;這是屬於UMA(upper memory area)的一部份;其中A0000h~AFFFFh(64k) for VGA graphics mode memory;B0000h~B7FFFh for VGA mono text mode memory;B8000H~BFFFFh for VGA color text mode memory.
*上述的 三塊 memory 都是 video memory(or called frame buffer),用來儲存要顯示的image的記憶體
* 還記得組語練習中有 output color text to screen,其中所用到的 segment = B800h !!!
( for color text )
當program存取到這塊時,VGA card便會 read it and 負責將之顯示到 monitor !
現在的 VGA cards則是含有 built-in video memory;雖然不是使用系統記憶體,仍是被 mapped to A0000h~BFFFFh.(此時,很重要的一點是:系統記憶體的 A0000h~BFFFFh不再被VGA display用了....這點之後會提到,將被用來放 SMI code...)
你所說的1M memory,因為無法全部 mapped,所以有 bank switch來解決;那麼我的感覺是:還是一樣用 bank switch來解決 !!! 沒有變...
因為,我所知道的 memory map中在1M以下只有 A0000h~BFFFFh for Video card用的(你從 資源(依類型)中去看,也可以發現這範圍是給 display用的...) 而且,in big-real mode 也不會讓 1M memory可以完全 mapped,這是沒關係的 !
這個其實跟系統chipset無關, 跟VGA chip比較有關. 如果VGA chip不支援 linear frame buffer, 我想你只有用banking的方法做. 如果有支援, 正確方式是要透過VBIOS. VBE 2.0以後有定義linear frame buffer的地址位置.你可以呼叫 return VBE mode infomation 這個 function call 來取得位址.
星期四, 9月 27, 2007
[我所知道的BIOS]->[Chipset Config] 5
一旦正確的頻率供給給system後, BIOS便依據既定的POST table(類似行程表)來做事. 首先,與chipset最為相關的便是 [chipset config stage]. 意即,在此階段BIOS必須對 chipset registers填入正確的值,俾使其正常運作. 一般而言,要config下列的 devices:
- NB(還記得前面有提過北橋內部約可分 4 blocks; "有些" blocks 需要 在此 program...)
- SB(即 PCI-ISA bridge)
- ACPI registers
- USB registers
- SATA registers
- PATA registers
...
* 在此所謂的 registers指的是: PCI config registers(除了ACPI registers以外). PCI spec所定義的 PCI config registers 00~3Fh 為 PCI header part,這個範圍的registers並不是此階段的主要工作(當然還是會touch,只是不多),而是稍後BIOS PCI kernel的事情.此階段將 focus on :offset 40h以後的 registers,因為,這些是 device specific的部分,是 chipset自己加function/feature之處 !!!
* ACPI registers通常透過 IO 來存取
Ex. // assume ACPI Base is 800h,要 access ACPI Reg55h
mov dx, 855h
in al, dx ; <- al = ACPI Reg55h's value
* 上述所列的 devices多為 PCI device,也都有唯一的PFA(PCI Function Address,即 bus#,device#,func#),也因此,只要對 device 下 PCI configuration read/write便可以 config device registers.
Ex. 假設: set SATA register offset 52h bit3 = 1;SATA controller PFA is (0,4,3)
=> 簡單的 assembly can be:
mov eax, 80002750h
mov dx, 0cf8h
out dx, eax
mov dx, 0cfeh
in al, dx
or al, 00001000b
out dx, al
事實上每家BIOS都 maintain many "tables" 來說明: 哪一個 device 中的哪些 registers要填?值.相關的 access routine都已經寫好. Programmer只需更改表裡面的值即可 ^_^
*當有人要求改 register setting時,我們必須知道三件事:
1. why (為什麼要改?)
2. what(改成何值?)
3. when(什麼點改?)
*對於 BIOS kernel與 OEM coding的人言,這部分會是較少碰觸的,因為,這些code會由 chipset porting的人負責撰寫及維護.
- NB(還記得前面有提過北橋內部約可分 4 blocks; "有些" blocks 需要 在此 program...)
- SB(即 PCI-ISA bridge)
- ACPI registers
- USB registers
- SATA registers
- PATA registers
...
* 在此所謂的 registers指的是: PCI config registers(除了ACPI registers以外). PCI spec所定義的 PCI config registers 00~3Fh 為 PCI header part,這個範圍的registers並不是此階段的主要工作(當然還是會touch,只是不多),而是稍後BIOS PCI kernel的事情.此階段將 focus on :offset 40h以後的 registers,因為,這些是 device specific的部分,是 chipset自己加function/feature之處 !!!
* ACPI registers通常透過 IO 來存取
Ex. // assume ACPI Base is 800h,要 access ACPI Reg55h
mov dx, 855h
in al, dx ; <- al = ACPI Reg55h's value
* 上述所列的 devices多為 PCI device,也都有唯一的PFA(PCI Function Address,即 bus#,device#,func#),也因此,只要對 device 下 PCI configuration read/write便可以 config device registers.
Ex. 假設: set SATA register offset 52h bit3 = 1;SATA controller PFA is (0,4,3)
=> 簡單的 assembly can be:
mov eax, 80002750h
mov dx, 0cf8h
out dx, eax
mov dx, 0cfeh
in al, dx
or al, 00001000b
out dx, al
事實上每家BIOS都 maintain many "tables" 來說明: 哪一個 device 中的哪些 registers要填?值.相關的 access routine都已經寫好. Programmer只需更改表裡面的值即可 ^_^
*當有人要求改 register setting時,我們必須知道三件事:
1. why (為什麼要改?)
2. what(改成何值?)
3. when(什麼點改?)
*對於 BIOS kernel與 OEM coding的人言,這部分會是較少碰觸的,因為,這些code會由 chipset porting的人負責撰寫及維護.
[我所知道的BIOS]->[Jumpless] 4
上一篇所提到的是:BIOS entry point. 它是第一個被 CPU 所抓取並執行指令之處.每家BIOS都有其相應的 file,要牢記.
在本文中,要提及: Jumpless ! 在此要先說明Jumpless的意義.它代表:"用 s/w方式來 config clockgen generator,使之產生正確的 頻率s 來供應系統運作". 重要性在於:假如某個 frequency錯了,則將導致 system abnormal or malfunction...
有哪些 frequencies由 clockgen 提供?
- CPU clock (在此指的是 : host clock, Ex. FSB800 CPU 需被 supply 200MHz clock)
- DRAM clock( depends on chipset design; Ex. DDR 533要被 supply 266MHz clock)
更正 : DRAM clock現在都是由NB產生 . 外部的最多是 buffer而已. 並非 clock generator. 原因是為了保持較良好的 host clock & DRAM clock的同步.
補充:我舉的例子是以前的chipset design. 現在我做過的 chipset 其 DRAM clock的確由北橋來推. 北橋中有一會 register定義: CPU-DRAM ratio.
Ex. CPU clock = 100MHz. Ratio = 3:5,則可得 DRAM clock = 166MHz
- AGP clock: 標準 is 66.6MHz (= 1/2 PCI clock)
- PCI clock: 33.3MHz
- SATA clock: 100MHz(see SATA spec,似乎還要更精確...)
- Link clock: 即假如NB/SB中間有 link,亦由clockgen提供
- USB 1.1 clock: 12MHz
更正: USB 的 clock 是 48MHz
補充:我們 chipset的 design是: 由 clockgen提供 12MHz clock(或由 external crystal提供),被 PLL吃進去後,會產生 48MHz給 USB 1.1(你說的應該是這部分). 至於 USB 2.0,則是 supplied other freuencies !
- SIO clock...etc
Clock Generator的架構
=> ClockGen基本組成為 PLL(Phase Looked Loop) + Div. PLL 的輸入為 14.318MHz, 利用 迴授方式產生出 frequency F;之後 經過 Div 除頻,便得到 desired frequency,見下列圖示:
14.318MHz -> PLL -> F -> Div -> f
Ex. F = 400MHz, 為 PLL振出來的;若 Div = 4,則 f = 100MHz
ClockGen的 spec中,會列出許多 registers,好比是 Function 的 "contact window",透過這些 registers可以設定此clockgen !
更正:其實PLL 不是單純一個的 div. 鎖相迴路的參數是兩的divider 組成 M(VCO divider)/N(REF divider)
補充:觀念上來說是 PLL所振出的頻率經 div後可得到 desired frequency. 但在 clockgen中:
1. 有 2 bytes(即所謂的M,N)來決定 VCO
2. 有幾個 bits來決定 div;一些主要的 frequency都有相對應的div
3. VCO / div = frequency
How to access ClockGen
=>現今存取 clockgen的方式,都是透過 SMBUS來達成. SMBUS 有分 1.1 and 2.0,不過大同小異. SMBUS是 2-wire protocol;由 SMBUS master(即內建在南橋內部的 SMBUS controller )來下 command 給 SMBUS device(Ex. Clockgen);Command中常用的有 Block Read/Write & Byte Read/Write
不同家 chipset 的 SMBUS controller implement方式不同,自然下command的方式亦不同;主要的步驟是:
- pre-init( clear status or ...)
- put slave address(要 access 的對象)
- decide Read or Write
- put command(Protocol type, Ex. Block or Byte access)
- put offset(要存取 自 clockgen中的哪一個 Byte開始...)
- put data if (Write device)
- start transaction !!!
(... processing ...)
- get "Complete" status to check if transaction is done successfully
(...wait for system reset...)
* 當 start transaction後, SMBUS controller便會將 programmer所 prepare的資訊將之轉成 SMBUS command打給 device;完成後應該在 controller端有 status register可以檢查,看看是否 transaction ok or failed,或是有其他 error conditions.
透過這樣的方法,programmer便可以 config clockgen使之產生正確的 frequencies.
[2 Programming ways for clockgen]
=> 現今的 ClockGen有提供兩種方式 for S/W config. 一為 table mode,一為linear mode. Table mode指的是: ClockGen spec 中會有一個 table,裡面說明: 要產生 ? frequency 要填 ? 值.因此,這種方式只需program 1 byte to Clockgen就行了. 若是 linear mode,則是坊間所說的無段變頻,即可以微調frequency. Ex. table mode只提供 100/133/166/200MHz,但 linear mode則可以提供類似 102.6/136.3/168.7..等的頻率. 此時,要program的 byte數就很多了.....除此之外, linear mode也可以config 所謂的 spread spectrum(%),板廠測EMI時會用到
【Notes】
1. For NB platform power-on CPU frequency 由 2 pins來決定;DT platform會由 Jumper決定.不管如何,之後做Jumpless都可以 override掉原 clock settings
更正: 不是只有NB如此.不管DT 或server. CPU FSB 也是 pin(由於FSB頻率比NB多.所以是 3 pins )來決定的.不是jumper. 即使要做超頻設計會對這三pin做手腳, 也不會使用jumper
2. 有些 clockgen所提供的 SS 都是 center spread. 若需要 Down spread則可以由 center spread搭配 改變後的 frequency(類似直流準位)來達成
給我正確的頻率,其餘免談 ...^_^...
=====================================================================
Q&A
=====================================================================
>前輩我有幾個問題要發問!
>1. 你這邊說的Table方式頻率是指供應給CPU頻率嗎? Intel網站的CPU說明，他說是固定的不可調的? 所以這不是HW固定住(Latch)設定值了嗎?
>
>2. 可以解釋一下Down Spread/Center Spread /...所代表的意思嗎? 還有用途?
>
>3. 我目前也在嘗試Program ClcokGen(新手上路)，很多專有名詞還沒搞懂，另外目前ClockGen不是可以
>輸出不同頻率嗎? 為什麼Table方式只需要Program 1 byte就好 ???還是說各家廠商設定方式不同，有些廠
>商只要利用1 Byte 就已經選擇好所有的頻率了(33MHZ/48MHz/DOT96MHZ/LCD27MHZ...)?
[For #1]
=> 我所謂的 "Table"方式指的是: 為了方便設定,clockgen designer會專門提供一個byte register(8-bit);此 byte的某些 bit fields(Ex. bit[4:0])可以讓programmer填一組值,例如 01001b. 此值 write 至 clockgen成功後, CPU/DRAM/AGP/PCI/...etc 都會是固定的頻率. Ex. 100/133/66/33/...etc. 所以才說只填 1 byte only !
此值一旦填至 clockgen, clockgen便依據該 byte(可參考 spec前幾頁,會有一張表說明: bit[4:0] <-> frequency combinations)來產生出 frequencies.
不管用哪一種方式(table or linear mode),都會 supply CPU frequency !!!不過,此時的 CPU frequency is CPU的外頻 ( CPU 總頻率(core) = (外頻)*(倍頻 <-multiplier) )
Ex. 外頻 200MHz(Merom CPU, FSB 800),倍頻 = 12 -> core freq = 2.4GHz
還有,BIOS可以調整 外頻 & 倍頻 ! 沒問題 ! 不過,若遇到鎖頻的CPU(Ex. 量產版的CPU),倍頻可能無法調整.但外頻還是可以靠 config clockgen來達到 !!!
For #2
=> 假設要達到 100MHz 且 SS = 0.5% center spread.則:
(...想像以前學的直流與交流的訊號...)
100MHz 相當於 直流的部分,其值不隨時間而變; 0.5% center spread好比弦波訊號(振幅是 100M * 0.005 * (1/2);所以,兩者的合成便是: 以 100MHz為中心,其值隨時間而變,振幅 is 100M * 0.005 * (1/2) 的訊號 !!!
我 '猜' 要這樣測試的原因是:所產生的 clock一定不會是 perfect的 100MHz,有可能因為元件或是外部干擾而被 "改變".為了模擬這樣的情況,我們會將 clock的 spread spectrum enable,產生 "隨時間而改變"的頻率,來測試系統的穩定度...等
Down spread 0.5% 指的是:距離 水平 100MHz, 最低的值是 100M-100M*0.005,最高值則是 100M本身( 等同於: 水平值 99.5 + center spread 0.5%, right ? )
For #3
=> 前面提過,只設 1 byte 就可以產生所有頻率是因為: clockgen公司已經把設定各頻率的功能"濃縮"在一個 byte裡面 ; programmer只要 config this byte 就可以了...
* 關於 EMI 測試部分,有錯請指正. ( ...我有用到 "猜" 字眼...^_^ )
[[EMI 測試的知識]]
由於 對clock信號來說. 鋒(peak)值是能量最強的地方. 所以peak的能量就會不斷累積, 發射出來. 因此在頻譜上就會出現能量很強的頻率. EMI 工程師的工作就是要想辦法屏閉這些電磁波的干擾.
為什麼需要 spread spectrum? 由於PLL 十分精準. 也就是說 100MHz的clock, 其 peak & peak之間的距離一致(波長固定). 所以能量十分驚人. 使用展頻可以使 peak 的距離改變(由於頻率不斷的在一個範圍內改變, 這個可以用示波器累積clock信號來看) 所以累積的能量會比較低. 這樣EMI 可以比較好處理.
至於為什麼會有要求BIOS一開始就把展頻開著, 以確保板子的穩定? 很簡單.不開展頻clock很穩定.自然比較不會有問題. 展頻一開. 由於頻率是浮動的. 很多設計欠佳的板子就會不穩定. 及早發現才能及早修改.
[[補充資料~~運作原理]]
CPU本身有預設值的BSEL[2:0]值，這個值是與Clockgen所產生的BCLK是對應的，CPU本身Spec會有一個Table定義這個值，然後CPU透過BSEL[2:0](輸出pin) 連接到Clockgen與NB(這兩個都是輸入pin)，所以當Power on的時候，Clcokgen會依照CPU預設的BSEL[2:0]去產生BCLK給CPU，而FSB 頻率也是經由CPU接到NB的BSEL[2:0] 來同步(一般都是1/4 CLK 提取一次資料，所以假設BCLK=200MHZ ，而Clockgen輸出到NB的Host Clk=200MHz，一般都會同步，所以 FSB=Host clk*4 = 800MHZ)
※ Clockgen 分別透過BCLK與HostClk pins輸出頻率給CPU與NB
然後CPU開始執行BIOS Code，當執行到Program Clockgen時，BIOS可以透過Clockgen內的暫存器的某個Byte 內的FSC/FSB/FSA 這3個bit 來改變BCLK輸出頻率(應該可看作override BSEL[2:0]設定)，當CPU接收到新的BCLK頻率後可能的反應有:
1. CPU本身不支援這個BCLK所以系統當機或是Shutdown
2. CPU 可工作在這個BCLK頻率，依照這個頻率對照Table，然後改變BSEL[2:0]的設定
另外CPU 是否能工作在266Mhz or 200Mhz or both，這部份依照每顆CPU不同而有所不同，有些CPU只能工作在266Mhz，所以當BLCK=200Mhz時，CPU就不會工作。
假設CPU可工作在266Mhz與200Mhz，則當BCLK從200MHZ-->266Mhz時，CPU一樣可以工作。
還有CPU內部的調整ratio的MSR暫存器可分成測試版的CPU跟出貨版CPU的不同：
a)測試版CPU的Ratio可調，如何調要看Spec
b)出貨版CPU不可調，也就是鎖倍頻
---------------------------------------------------------------
1. Clockgen 會送兩組 differential-pair clocks給 CPU & NB. 目前這兩組 clocks是相同的頻率.
2. CPU有兩 pins 稱 BCLK[1:0]. Input.
NB HostClk[1:0]. Input
* bit[1:0] 是代表: differential-pair clock都會有 2 clocks,分別是 true clock and complementary clock
3. 開機時的 behavior 是:
1) CPU內部自己會產生一組 default BSEL[2:0] 給 Clockgen的 FSC/B/A (依據經驗,這組 default 值 可以由 CPU MSR 得到 ; 也等於這顆CPU所能支援的最大外頻,BCLK)
2) Clockgen據此 FSC/B/A會產生對應的頻率,送給 CPU 的 pins BCLK[1:0]
Ex. 266MHz
3) 之後,若有需要, BIOS可以透過 config FSC/B/A 或是 M/N programming(透過clockgen內部的暫存器)來 "override"掉原來的 clock setting以達到改變 BCLK的目的.
------------------------------------------------------------------
CPU 工作頻率=外頻 (BCLK)* 倍頻(MSR調整)
FSB 頻寬= CPU Spec說由 BSEL[2:0] "同步決定"，但是看Clockgen電路有分成，BCLK與HostClk(兩者應該輸出同樣頻率) 所以應該是北橋拿HostClk當參考，每1/4 Clk提取一次Data，所以應該是HostClk * 4
以前FSB頻寬=FSB工作頻率，所以有人把CPU工作頻率計算方式看作 " FSB頻率 * 倍頻 "，但是由於FSB頻寬目前已經不等於FSB 工作頻率，且Clockgen 分別拉了兩組pins(BCLK與HostClk)給CPU以及北橋，所以計算CPU工作頻率的方式才會變成目前的 "BCLK * 倍頻"
加註:
1. FSB1066指的是: bandwidth ! 不是頻率. 一般不會說 FSB266,而會說 host clock = 266MHz !
2. *4 應該是因為 ( clock的上下緣都可以觸發 ) + ( differential-pair) 的關係
我先解釋一下這三pin,就我印象中除了之前 NV chip + K7 和 SiS的chipset以外.
CPU 的FS0, FS1, FS2會接到clockgen (FSA,B,C)和NB (BSEL0,1,2)的對應pin.
CPU 是負責產生準位, clockgen & NB 會在自己的powerok ready的時候把資料latch進去.
clockgen 除了利用這三pin來產生對應頻率的CPU clock外, 另外也會根據這個頻率來產生合適的PCI-E, PCI clock..., 而北橋則是利用來產生正確的 DRAM clock(host/dram ratio),對intel來說也有PCI-E的同步關係.
至於超頻跟這三pin 的關係, 我稍微解說一下.一般而言要超頻的話, MB 必須把到NB & clockgen的路徑斷開, 由另外設計的線路來取代CPU的FS0,1,2.也就是說NB & clockgen 一開機必須收到一個由這個控制線路決定的FSB. 這樣才能作所謂的 133-> 200 or 200 -> 266的大幅度超頻.因為此時NB 和 clockgen 才會正確的分配. 別忘了NB, SB, PCI-E, PCI, DRAM是沒有CPU這麼強的超頻力. 直接利用軟體改變clockgen會造成很多不該變化的頻率跟著變.
Note:此超頻線路, default是一個所有CPU都能開的安全值, 一但BIOS完成設定, 就會latch住資料
此外還必須配合watchdog 來處理過度超頻不能開機的問題. linear mode只用來處理小超頻的部份
以前遇到的 clockgen 是 CPU & DRAM clocks 由同一個 PLL決定,其餘 clocks由另一個PLL決定. 當時有寫一個OS下的小程式,可以微調 CPU頻率(以1MHz為單位). 不過,微調CPU的同時也會微調到DRAM clock(<-同一個PLL),只是微調值不同(depends on divider).
現在遇到的 clockgen + chipset design 是: CPU由一PLL供給,而DRAM clock由北橋推.同樣的,微調CPU clock一樣牽動DRAM clock.
至於其它 frequencies是否會跟著變, depends on Clockgen design;現在的clockgen幾乎都有 2以上的PLLs;所以類似PCI/AGP/SATA clocks都會有專門的 PLL控制. 而CPU則由另一個PLL控制.
有興趣及時間的人可以試試看 M/N programming(小微調). 看著 (Ex. FSB800 CPU)由200MHz 操到 210MHz,也是一種快樂 ^_^
Q: 這邊剛好有提到watchdog...想請問一下前輩這個東西在PC系統上是何時開始使用? 用途為何或是應用為何? 以前學校沒看到過這個東西，不過我在嵌入式系統常看到一些應用，另外在南橋Spec有看到過，而BIOS端需要如何去應用以及設定它? 另外使用 watchdog 來處理過度超頻不能開機是怎樣的一個方式? 頻率不對，CPU已經無法work，連BIOS code都不能執行了? 所以他是靠HW去處理嗎?
A:我曾用過關於watchdog timer 的經驗是 => 在 config clockgen完後, 需要 system發 PCI reset ! 此時會需要 watchdog timer...
因為, write clockgen完後,有可能系統當掉 !!! (<-frequency settings被改變了...)因此,我知道的作法是: 在 write clockgen之前,先 enable watchdog timer ! (當然,一定會指明要"多少時間後"才發 PCI reset ! ) 一 enable完,便匆匆去 write clockgen(當然,這段時間要夠長,以免 write clockgen沒完成,PCI reset就出來了 >_< ).
一旦 write clockgen完畢,code會寫 "jmp $"...然後等 watchdog timer 時間到,然後PCI reset出來 reset system...
你所說當機時的 watchdog timer,我沒做過 ! 不過,watchdog timer 不一定是要在 SB內啊!(或是即使做在 SB內,也是"獨立的"...)做成外部的電路就不怕 chipset hang時 timer會失效了...^_^
一般我知道的 watchdog timer control 大概有:
- enable/disable ( => 開始記時...)
- time to bomb (=>多少時間後爆炸 ?)
- event routing ( => 時間到要幹嘛 ?)
[[WatchDog]]
watchdog是個硬體機制.
watchdog 在嵌入式應用中主要就是用來做系統自動回復用的.通常用在機器處理很critical 的任務, 不能當機超過一定時間的事務. 一般的用法是, 系統的軟體要固定時間去重設timer. 例如: watchdog timer 設定10秒以後會重置系統, 那麼系統軟體可以每5秒有一個task 去重設timer. 萬一系統當機了. 由於軟體無法重設timer. timer 數完了以後就會發出reset , 讓系統重新恢復狀態. 在MB 中superI/O 有watchdog, clockgen 也有支援watchdog. 以超頻來說, 往往設定完clock generator的瞬間, 系統可能會當機. 這時有兩種狀況. 1. 因為clock 變化造成, 這種狀況只要一個PCI reset. 系統就可以繼續執行. 這時BIOS 可以借用 watchdog來發PCI reset. 只要在定clock之前先設好watchdog timer, 然後在一段時間後關掉watchdog timer. 這樣就可以解決這個問題. 一種是 clock 增加太多造成chip 死當. 這種就需要依靠 clock gen 裡面的watch dog來讓clock 回復成default value(Note:要視clock gen的設計, 有些只是發reset而已).
另外一種我知道的應用是雙 BIOS的主板. 利用watchdog來切換BIOS.
在本文中,要提及: Jumpless ! 在此要先說明Jumpless的意義.它代表:"用 s/w方式來 config clockgen generator,使之產生正確的 頻率s 來供應系統運作". 重要性在於:假如某個 frequency錯了,則將導致 system abnormal or malfunction...
有哪些 frequencies由 clockgen 提供?
- CPU clock (在此指的是 : host clock, Ex. FSB800 CPU 需被 supply 200MHz clock)
- DRAM clock( depends on chipset design; Ex. DDR 533要被 supply 266MHz clock)
更正 : DRAM clock現在都是由NB產生 . 外部的最多是 buffer而已. 並非 clock generator. 原因是為了保持較良好的 host clock & DRAM clock的同步.
補充:我舉的例子是以前的chipset design. 現在我做過的 chipset 其 DRAM clock的確由北橋來推. 北橋中有一會 register定義: CPU-DRAM ratio.
Ex. CPU clock = 100MHz. Ratio = 3:5,則可得 DRAM clock = 166MHz
- AGP clock: 標準 is 66.6MHz (= 1/2 PCI clock)
- PCI clock: 33.3MHz
- SATA clock: 100MHz(see SATA spec,似乎還要更精確...)
- Link clock: 即假如NB/SB中間有 link,亦由clockgen提供
- USB 1.1 clock: 12MHz
更正: USB 的 clock 是 48MHz
補充:我們 chipset的 design是: 由 clockgen提供 12MHz clock(或由 external crystal提供),被 PLL吃進去後,會產生 48MHz給 USB 1.1(你說的應該是這部分). 至於 USB 2.0,則是 supplied other freuencies !
- SIO clock...etc
Clock Generator的架構
=> ClockGen基本組成為 PLL(Phase Looked Loop) + Div. PLL 的輸入為 14.318MHz, 利用 迴授方式產生出 frequency F;之後 經過 Div 除頻,便得到 desired frequency,見下列圖示:
14.318MHz -> PLL -> F -> Div -> f
Ex. F = 400MHz, 為 PLL振出來的;若 Div = 4,則 f = 100MHz
ClockGen的 spec中,會列出許多 registers,好比是 Function 的 "contact window",透過這些 registers可以設定此clockgen !
更正:其實PLL 不是單純一個的 div. 鎖相迴路的參數是兩的divider 組成 M(VCO divider)/N(REF divider)
補充:觀念上來說是 PLL所振出的頻率經 div後可得到 desired frequency. 但在 clockgen中:
1. 有 2 bytes(即所謂的M,N)來決定 VCO
2. 有幾個 bits來決定 div;一些主要的 frequency都有相對應的div
3. VCO / div = frequency
How to access ClockGen
=>現今存取 clockgen的方式,都是透過 SMBUS來達成. SMBUS 有分 1.1 and 2.0,不過大同小異. SMBUS是 2-wire protocol;由 SMBUS master(即內建在南橋內部的 SMBUS controller )來下 command 給 SMBUS device(Ex. Clockgen);Command中常用的有 Block Read/Write & Byte Read/Write
不同家 chipset 的 SMBUS controller implement方式不同,自然下command的方式亦不同;主要的步驟是:
- pre-init( clear status or ...)
- put slave address(要 access 的對象)
- decide Read or Write
- put command(Protocol type, Ex. Block or Byte access)
- put offset(要存取 自 clockgen中的哪一個 Byte開始...)
- put data if (Write device)
- start transaction !!!
(... processing ...)
- get "Complete" status to check if transaction is done successfully
(...wait for system reset...)
* 當 start transaction後, SMBUS controller便會將 programmer所 prepare的資訊將之轉成 SMBUS command打給 device;完成後應該在 controller端有 status register可以檢查,看看是否 transaction ok or failed,或是有其他 error conditions.
透過這樣的方法,programmer便可以 config clockgen使之產生正確的 frequencies.
[2 Programming ways for clockgen]
=> 現今的 ClockGen有提供兩種方式 for S/W config. 一為 table mode,一為linear mode. Table mode指的是: ClockGen spec 中會有一個 table,裡面說明: 要產生 ? frequency 要填 ? 值.因此,這種方式只需program 1 byte to Clockgen就行了. 若是 linear mode,則是坊間所說的無段變頻,即可以微調frequency. Ex. table mode只提供 100/133/166/200MHz,但 linear mode則可以提供類似 102.6/136.3/168.7..等的頻率. 此時,要program的 byte數就很多了.....除此之外, linear mode也可以config 所謂的 spread spectrum(%),板廠測EMI時會用到
【Notes】
1. For NB platform power-on CPU frequency 由 2 pins來決定;DT platform會由 Jumper決定.不管如何,之後做Jumpless都可以 override掉原 clock settings
更正: 不是只有NB如此.不管DT 或server. CPU FSB 也是 pin(由於FSB頻率比NB多.所以是 3 pins )來決定的.不是jumper. 即使要做超頻設計會對這三pin做手腳, 也不會使用jumper
2. 有些 clockgen所提供的 SS 都是 center spread. 若需要 Down spread則可以由 center spread搭配 改變後的 frequency(類似直流準位)來達成
=====================================================================
Q&A
=====================================================================
>前輩我有幾個問題要發問!
>1. 你這邊說的Table方式頻率是指供應給CPU頻率嗎? Intel網站的CPU說明，他說是固定的不可調的? 所以這不是HW固定住(Latch)設定值了嗎?
>
>2. 可以解釋一下Down Spread/Center Spread /...所代表的意思嗎? 還有用途?
>
>3. 我目前也在嘗試Program ClcokGen(新手上路)，很多專有名詞還沒搞懂，另外目前ClockGen不是可以
>輸出不同頻率嗎? 為什麼Table方式只需要Program 1 byte就好 ???還是說各家廠商設定方式不同，有些廠
>商只要利用1 Byte 就已經選擇好所有的頻率了(33MHZ/48MHz/DOT96MHZ/LCD27MHZ...)?
[For #1]
=> 我所謂的 "Table"方式指的是: 為了方便設定,clockgen designer會專門提供一個byte register(8-bit);此 byte的某些 bit fields(Ex. bit[4:0])可以讓programmer填一組值,例如 01001b. 此值 write 至 clockgen成功後, CPU/DRAM/AGP/PCI/...etc 都會是固定的頻率. Ex. 100/133/66/33/...etc. 所以才說只填 1 byte only !
此值一旦填至 clockgen, clockgen便依據該 byte(可參考 spec前幾頁,會有一張表說明: bit[4:0] <-> frequency combinations)來產生出 frequencies.
不管用哪一種方式(table or linear mode),都會 supply CPU frequency !!!不過,此時的 CPU frequency is CPU的外頻 ( CPU 總頻率(core) = (外頻)*(倍頻 <-multiplier) )
Ex. 外頻 200MHz(Merom CPU, FSB 800),倍頻 = 12 -> core freq = 2.4GHz
還有,BIOS可以調整 外頻 & 倍頻 ! 沒問題 ! 不過,若遇到鎖頻的CPU(Ex. 量產版的CPU),倍頻可能無法調整.但外頻還是可以靠 config clockgen來達到 !!!
For #2
=> 假設要達到 100MHz 且 SS = 0.5% center spread.則:
(...想像以前學的直流與交流的訊號...)
100MHz 相當於 直流的部分,其值不隨時間而變; 0.5% center spread好比弦波訊號(振幅是 100M * 0.005 * (1/2);所以,兩者的合成便是: 以 100MHz為中心,其值隨時間而變,振幅 is 100M * 0.005 * (1/2) 的訊號 !!!
我 '猜' 要這樣測試的原因是:所產生的 clock一定不會是 perfect的 100MHz,有可能因為元件或是外部干擾而被 "改變".為了模擬這樣的情況,我們會將 clock的 spread spectrum enable,產生 "隨時間而改變"的頻率,來測試系統的穩定度...等
Down spread 0.5% 指的是:距離 水平 100MHz, 最低的值是 100M-100M*0.005,最高值則是 100M本身( 等同於: 水平值 99.5 + center spread 0.5%, right ? )
For #3
=> 前面提過,只設 1 byte 就可以產生所有頻率是因為: clockgen公司已經把設定各頻率的功能"濃縮"在一個 byte裡面 ; programmer只要 config this byte 就可以了...
* 關於 EMI 測試部分,有錯請指正. ( ...我有用到 "猜" 字眼...^_^ )
[[EMI 測試的知識]]
由於 對clock信號來說. 鋒(peak)值是能量最強的地方. 所以peak的能量就會不斷累積, 發射出來. 因此在頻譜上就會出現能量很強的頻率. EMI 工程師的工作就是要想辦法屏閉這些電磁波的干擾.
為什麼需要 spread spectrum? 由於PLL 十分精準. 也就是說 100MHz的clock, 其 peak & peak之間的距離一致(波長固定). 所以能量十分驚人. 使用展頻可以使 peak 的距離改變(由於頻率不斷的在一個範圍內改變, 這個可以用示波器累積clock信號來看) 所以累積的能量會比較低. 這樣EMI 可以比較好處理.
至於為什麼會有要求BIOS一開始就把展頻開著, 以確保板子的穩定? 很簡單.不開展頻clock很穩定.自然比較不會有問題. 展頻一開. 由於頻率是浮動的. 很多設計欠佳的板子就會不穩定. 及早發現才能及早修改.
[[補充資料~~運作原理]]
CPU本身有預設值的BSEL[2:0]值，這個值是與Clockgen所產生的BCLK是對應的，CPU本身Spec會有一個Table定義這個值，然後CPU透過BSEL[2:0](輸出pin) 連接到Clockgen與NB(這兩個都是輸入pin)，所以當Power on的時候，Clcokgen會依照CPU預設的BSEL[2:0]去產生BCLK給CPU，而FSB 頻率也是經由CPU接到NB的BSEL[2:0] 來同步(一般都是1/4 CLK 提取一次資料，所以假設BCLK=200MHZ ，而Clockgen輸出到NB的Host Clk=200MHz，一般都會同步，所以 FSB=Host clk*4 = 800MHZ)
※ Clockgen 分別透過BCLK與HostClk pins輸出頻率給CPU與NB
然後CPU開始執行BIOS Code，當執行到Program Clockgen時，BIOS可以透過Clockgen內的暫存器的某個Byte 內的FSC/FSB/FSA 這3個bit 來改變BCLK輸出頻率(應該可看作override BSEL[2:0]設定)，當CPU接收到新的BCLK頻率後可能的反應有:
1. CPU本身不支援這個BCLK所以系統當機或是Shutdown
2. CPU 可工作在這個BCLK頻率，依照這個頻率對照Table，然後改變BSEL[2:0]的設定
另外CPU 是否能工作在266Mhz or 200Mhz or both，這部份依照每顆CPU不同而有所不同，有些CPU只能工作在266Mhz，所以當BLCK=200Mhz時，CPU就不會工作。
假設CPU可工作在266Mhz與200Mhz，則當BCLK從200MHZ-->266Mhz時，CPU一樣可以工作。
還有CPU內部的調整ratio的MSR暫存器可分成測試版的CPU跟出貨版CPU的不同：
a)測試版CPU的Ratio可調，如何調要看Spec
b)出貨版CPU不可調，也就是鎖倍頻
---------------------------------------------------------------
1. Clockgen 會送兩組 differential-pair clocks給 CPU & NB. 目前這兩組 clocks是相同的頻率.
2. CPU有兩 pins 稱 BCLK[1:0]. Input.
NB HostClk[1:0]. Input
* bit[1:0] 是代表: differential-pair clock都會有 2 clocks,分別是 true clock and complementary clock
3. 開機時的 behavior 是:
1) CPU內部自己會產生一組 default BSEL[2:0] 給 Clockgen的 FSC/B/A (依據經驗,這組 default 值 可以由 CPU MSR 得到 ; 也等於這顆CPU所能支援的最大外頻,BCLK)
2) Clockgen據此 FSC/B/A會產生對應的頻率,送給 CPU 的 pins BCLK[1:0]
Ex. 266MHz
3) 之後,若有需要, BIOS可以透過 config FSC/B/A 或是 M/N programming(透過clockgen內部的暫存器)來 "override"掉原來的 clock setting以達到改變 BCLK的目的.
------------------------------------------------------------------
CPU 工作頻率=外頻 (BCLK)* 倍頻(MSR調整)
FSB 頻寬= CPU Spec說由 BSEL[2:0] "同步決定"，但是看Clockgen電路有分成，BCLK與HostClk(兩者應該輸出同樣頻率) 所以應該是北橋拿HostClk當參考，每1/4 Clk提取一次Data，所以應該是HostClk * 4
以前FSB頻寬=FSB工作頻率，所以有人把CPU工作頻率計算方式看作 " FSB頻率 * 倍頻 "，但是由於FSB頻寬目前已經不等於FSB 工作頻率，且Clockgen 分別拉了兩組pins(BCLK與HostClk)給CPU以及北橋，所以計算CPU工作頻率的方式才會變成目前的 "BCLK * 倍頻"
加註:
1. FSB1066指的是: bandwidth ! 不是頻率. 一般不會說 FSB266,而會說 host clock = 266MHz !
2. *4 應該是因為 ( clock的上下緣都可以觸發 ) + ( differential-pair) 的關係
我先解釋一下這三pin,就我印象中除了之前 NV chip + K7 和 SiS的chipset以外.
CPU 的FS0, FS1, FS2會接到clockgen (FSA,B,C)和NB (BSEL0,1,2)的對應pin.
CPU 是負責產生準位, clockgen & NB 會在自己的powerok ready的時候把資料latch進去.
clockgen 除了利用這三pin來產生對應頻率的CPU clock外, 另外也會根據這個頻率來產生合適的PCI-E, PCI clock..., 而北橋則是利用來產生正確的 DRAM clock(host/dram ratio),對intel來說也有PCI-E的同步關係.
至於超頻跟這三pin 的關係, 我稍微解說一下.一般而言要超頻的話, MB 必須把到NB & clockgen的路徑斷開, 由另外設計的線路來取代CPU的FS0,1,2.也就是說NB & clockgen 一開機必須收到一個由這個控制線路決定的FSB. 這樣才能作所謂的 133-> 200 or 200 -> 266的大幅度超頻.因為此時NB 和 clockgen 才會正確的分配. 別忘了NB, SB, PCI-E, PCI, DRAM是沒有CPU這麼強的超頻力. 直接利用軟體改變clockgen會造成很多不該變化的頻率跟著變.
Note:此超頻線路, default是一個所有CPU都能開的安全值, 一但BIOS完成設定, 就會latch住資料
此外還必須配合watchdog 來處理過度超頻不能開機的問題. linear mode只用來處理小超頻的部份
以前遇到的 clockgen 是 CPU & DRAM clocks 由同一個 PLL決定,其餘 clocks由另一個PLL決定. 當時有寫一個OS下的小程式,可以微調 CPU頻率(以1MHz為單位). 不過,微調CPU的同時也會微調到DRAM clock(<-同一個PLL),只是微調值不同(depends on divider).
現在遇到的 clockgen + chipset design 是: CPU由一PLL供給,而DRAM clock由北橋推.同樣的,微調CPU clock一樣牽動DRAM clock.
至於其它 frequencies是否會跟著變, depends on Clockgen design;現在的clockgen幾乎都有 2以上的PLLs;所以類似PCI/AGP/SATA clocks都會有專門的 PLL控制. 而CPU則由另一個PLL控制.
有興趣及時間的人可以試試看 M/N programming(小微調). 看著 (Ex. FSB800 CPU)由200MHz 操到 210MHz,也是一種快樂 ^_^
Q: 這邊剛好有提到watchdog...想請問一下前輩這個東西在PC系統上是何時開始使用? 用途為何或是應用為何? 以前學校沒看到過這個東西，不過我在嵌入式系統常看到一些應用，另外在南橋Spec有看到過，而BIOS端需要如何去應用以及設定它? 另外使用 watchdog 來處理過度超頻不能開機是怎樣的一個方式? 頻率不對，CPU已經無法work，連BIOS code都不能執行了? 所以他是靠HW去處理嗎?
A:我曾用過關於watchdog timer 的經驗是 => 在 config clockgen完後, 需要 system發 PCI reset ! 此時會需要 watchdog timer...
因為, write clockgen完後,有可能系統當掉 !!! (<-frequency settings被改變了...)因此,我知道的作法是: 在 write clockgen之前,先 enable watchdog timer ! (當然,一定會指明要"多少時間後"才發 PCI reset ! ) 一 enable完,便匆匆去 write clockgen(當然,這段時間要夠長,以免 write clockgen沒完成,PCI reset就出來了 >_< ).
一旦 write clockgen完畢,code會寫 "jmp $"...然後等 watchdog timer 時間到,然後PCI reset出來 reset system...
你所說當機時的 watchdog timer,我沒做過 ! 不過,watchdog timer 不一定是要在 SB內啊!(或是即使做在 SB內,也是"獨立的"...)做成外部的電路就不怕 chipset hang時 timer會失效了...^_^
一般我知道的 watchdog timer control 大概有:
- enable/disable ( => 開始記時...)
- time to bomb (=>多少時間後爆炸 ?)
- event routing ( => 時間到要幹嘛 ?)
[[WatchDog]]
watchdog是個硬體機制.
watchdog 在嵌入式應用中主要就是用來做系統自動回復用的.通常用在機器處理很critical 的任務, 不能當機超過一定時間的事務. 一般的用法是, 系統的軟體要固定時間去重設timer. 例如: watchdog timer 設定10秒以後會重置系統, 那麼系統軟體可以每5秒有一個task 去重設timer. 萬一系統當機了. 由於軟體無法重設timer. timer 數完了以後就會發出reset , 讓系統重新恢復狀態. 在MB 中superI/O 有watchdog, clockgen 也有支援watchdog. 以超頻來說, 往往設定完clock generator的瞬間, 系統可能會當機. 這時有兩種狀況. 1. 因為clock 變化造成, 這種狀況只要一個PCI reset. 系統就可以繼續執行. 這時BIOS 可以借用 watchdog來發PCI reset. 只要在定clock之前先設好watchdog timer, 然後在一段時間後關掉watchdog timer. 這樣就可以解決這個問題. 一種是 clock 增加太多造成chip 死當. 這種就需要依靠 clock gen 裡面的watch dog來讓clock 回復成default value(Note:要視clock gen的設計, 有些只是發reset而已).
另外一種我知道的應用是雙 BIOS的主板. 利用watchdog來切換BIOS.
星期三, 9月 26, 2007
[我所知道的BIOS]->[PowerOn Sequence & BIOS Entry] 3
在此將以DeskTop platform來說明(Notebook platform 的 power-on sequence 牽涉到 EC,可參考討論區中 "power on sequence" 文章);還有,所敘為rough flow,詳細的時序圖依據design會有些許不同.
[Power-On sequence]
- AUX power ok
- Main power ok
- PCI reset
- SB state-machine runs...
- NB state-machine runs...
- CPU power-Good ok
- CPU reset
- 1st code-read by CPU ( <- BIOS entry point,即 CPU 會抓取 FFFFFFF0h 處的 BIOS code 來執行)
* 當然CPU一次抓取的BIOS data不僅僅是幾個Byte ! 而是一堆的data(Ex. 64 bytes);之後會從中 extract 出 FFFFFFF0h處的 data,然後來執行.
補充: 為什麼CPU 發的第一個位置不會只有FFFFFFF0h? 而是多抓很多個? 範例中為什麼是64 bytes?
原因在於 cache的支援. cache不是細分為單一byte 的, 而是以block(many bytes)為單位. 這個block的大小的名詞就是 cache line size. 也就是要填入cache一次要寫入的bytes量. 例如 cache line size 為 16 bytes. 那麼一次就要讀16 bytes到cache去.
CPU 一但發生cache miss(第一次開機一定是cache miss)的狀況時.就會通過host bus 對外取得資料. 這時就會產生burst read cycle來達成fill cache line的需求. 所以由CPU 的 cache line size的大小就可以知道CPU一次會抓多少的 bytes. P4以後CPU 的cache line size 為 64 bytes, 所以CPU 就會產生一個 burst length 為8 的 memory read cycle. 所以CPU 發出的位置就需往下減.然後在讀取的資料中可以包含到 FFFFFFF0h以後的資料.
自此,CPU便循著 CPU->NB->SB->ROM 的 path,循序地至BIOS ROM中抓code,執行 fetch->decode->calculate->store...自此開始便是BIOS POST stage starts...
[有可能遇到的問題是] debug code = "00" or "FF" (意即BIOS常用的 Port80 card所顯示出的 "code" ) !!!
* 此時,強烈建議:請在BIOS entry point 處 丟Port 80(value可自行定義),因為,即使BIOS有跑到,但因為距離 1st 丟 Port80 的 code仍有一小段程式碼;若系統 hang在此其間,Port80仍是沒有 code,因此,在BIOS一開始進來便先 out Port80 將有助於判定: system hang before BIOS entry point or NOT !!! )
# Assume system hang 'before' BIOS entry point, 可能的原因有:
- incorrect power sequence: 此 sequence 有 spec,規範訊號間的相對關係與 assert/deassert的時間,violate spec有可能導致 system hang;此時需要 H/W or board designer來量測
- incorrect power-on frequency:有發生過因為 Power-On CPU frequency錯誤而不開機者.請用 scope量測
- incorrect chipset behavior: 意即上述的 power-on sequence中有關於 NB/SB的 state-machine部分,有可能這部分的行為不正常,因此需要 H/W designer來 clarify
* 曾聽說,某家chipset需要BIOS image 中 include 幾個 bytes 來 config NB/SB的 registers;這些 settings也會影響 power-on時 chipset的 behavior;因此,這幾個 byte 若是錯的,也有可能 system hang
補充:很多chipset都(or 曾經)有這個功能, SiS, NV, VIA, Intel. 以前有個詞叫ROMSIP就是指這玩意兒... 即使在現今的intel platform也有預留這東東.
#Assume system hang 'after' BIOS entry point
=> 這就是BIOS engineer的時間了,就 debug吧...(儘管,有些 issue 是 board or H/W造成的...)
* 此時的 debug方式,若有 輔助工具的(Ex. P debug card) 就用,沒有的就用Port80 card囉 !
[Summary]: 沒進入到 BIOS entry point前....不要找我....真的沒辦法 >_<
* 關於 BIOS entry point,請參考 討論區中 "追蹤BIOS code 的進入點" 文章 !!!
[Power Button開始的動作]
一般Power Btn 都是EC 控制(或稱PCU)，如果你說要知道Power Btn之後的動作就是問EC 工程師就對啦。
我印象中好像是Power btn按下後-->EC 偵測到動作(應該是KBC 發Event給EC BIOS或是EC BIOS自己每隔一段時間去檢查有沒有Event..沒K過EC Spec,純猜測...)-->EC 檢查目前系統狀態(不同時間點按下Power Btn , EC可能會做一些動作，因此要判斷)，檢查的時候主要會去檢查南橋ICH接到EC的訊號線，判斷Sx state-->如果是正常開機，則開始供電--->系統上電後，CPU會從起始位址開始讀取BIOS第一條指令(至於CPU何時收到重置訊號可能要看一下其他Spec...)。
另外印象中EC BIOS有分成兩種形式，因為EC Controller可能裡面的記體器容量會不足，或是說節省成本故意做成那樣，所以 EC BIOS 會是包在SBIOS或是放在EC Controller裡面兩種格式。
如果真的要K流程，應該是去看EC Spec跟ICH Spec吧...
當EC 收到power event (指power button的動作後...), 會根據目前系統的狀態來決定是否要開某些電源...For example, 當系統處於s3(suspend)的狀態時, 當user按下power button後, EC 會發一個訊號給南橋, 然後EC 會wait for SUSB and SUSC 的訊號assert. 然後開 main power的電(我指的是非suspend的power)...但是詳細的動作應該各家都不太一樣才對. 而且這些spec都是各公司的knowhow
[Power-On sequence]
- AUX power ok
- Main power ok
- PCI reset
- SB state-machine runs...
- NB state-machine runs...
- CPU power-Good ok
- CPU reset
- 1st code-read by CPU ( <- BIOS entry point,即 CPU 會抓取 FFFFFFF0h 處的 BIOS code 來執行)
* 當然CPU一次抓取的BIOS data不僅僅是幾個Byte ! 而是一堆的data(Ex. 64 bytes);之後會從中 extract 出 FFFFFFF0h處的 data,然後來執行.
補充: 為什麼CPU 發的第一個位置不會只有FFFFFFF0h? 而是多抓很多個? 範例中為什麼是64 bytes?
原因在於 cache的支援. cache不是細分為單一byte 的, 而是以block(many bytes)為單位. 這個block的大小的名詞就是 cache line size. 也就是要填入cache一次要寫入的bytes量. 例如 cache line size 為 16 bytes. 那麼一次就要讀16 bytes到cache去.
CPU 一但發生cache miss(第一次開機一定是cache miss)的狀況時.就會通過host bus 對外取得資料. 這時就會產生burst read cycle來達成fill cache line的需求. 所以由CPU 的 cache line size的大小就可以知道CPU一次會抓多少的 bytes. P4以後CPU 的cache line size 為 64 bytes, 所以CPU 就會產生一個 burst length 為8 的 memory read cycle. 所以CPU 發出的位置就需往下減.然後在讀取的資料中可以包含到 FFFFFFF0h以後的資料.
自此,CPU便循著 CPU->NB->SB->ROM 的 path,循序地至BIOS ROM中抓code,執行 fetch->decode->calculate->store...自此開始便是BIOS POST stage starts...
[有可能遇到的問題是] debug code = "00" or "FF" (意即BIOS常用的 Port80 card所顯示出的 "code" ) !!!
* 此時,強烈建議:請在BIOS entry point 處 丟Port 80(value可自行定義),因為,即使BIOS有跑到,但因為距離 1st 丟 Port80 的 code仍有一小段程式碼;若系統 hang在此其間,Port80仍是沒有 code,因此,在BIOS一開始進來便先 out Port80 將有助於判定: system hang before BIOS entry point or NOT !!! )
# Assume system hang 'before' BIOS entry point, 可能的原因有:
- incorrect power sequence: 此 sequence 有 spec,規範訊號間的相對關係與 assert/deassert的時間,violate spec有可能導致 system hang;此時需要 H/W or board designer來量測
- incorrect power-on frequency:有發生過因為 Power-On CPU frequency錯誤而不開機者.請用 scope量測
- incorrect chipset behavior: 意即上述的 power-on sequence中有關於 NB/SB的 state-machine部分,有可能這部分的行為不正常,因此需要 H/W designer來 clarify
* 曾聽說,某家chipset需要BIOS image 中 include 幾個 bytes 來 config NB/SB的 registers;這些 settings也會影響 power-on時 chipset的 behavior;因此,這幾個 byte 若是錯的,也有可能 system hang
補充:很多chipset都(or 曾經)有這個功能, SiS, NV, VIA, Intel. 以前有個詞叫ROMSIP就是指這玩意兒... 即使在現今的intel platform也有預留這東東.
#Assume system hang 'after' BIOS entry point
=> 這就是BIOS engineer的時間了,就 debug吧...(儘管,有些 issue 是 board or H/W造成的...)
* 此時的 debug方式,若有 輔助工具的(Ex. P debug card) 就用,沒有的就用Port80 card囉 !
[Summary]: 沒進入到 BIOS entry point前....不要找我....真的沒辦法 >_<
* 關於 BIOS entry point,請參考 討論區中 "追蹤BIOS code 的進入點" 文章 !!!
[Power Button開始的動作]
一般Power Btn 都是EC 控制(或稱PCU)，如果你說要知道Power Btn之後的動作就是問EC 工程師就對啦。
我印象中好像是Power btn按下後-->EC 偵測到動作(應該是KBC 發Event給EC BIOS或是EC BIOS自己每隔一段時間去檢查有沒有Event..沒K過EC Spec,純猜測...)-->EC 檢查目前系統狀態(不同時間點按下Power Btn , EC可能會做一些動作，因此要判斷)，檢查的時候主要會去檢查南橋ICH接到EC的訊號線，判斷Sx state-->如果是正常開機，則開始供電--->系統上電後，CPU會從起始位址開始讀取BIOS第一條指令(至於CPU何時收到重置訊號可能要看一下其他Spec...)。
另外印象中EC BIOS有分成兩種形式，因為EC Controller可能裡面的記體器容量會不足，或是說節省成本故意做成那樣，所以 EC BIOS 會是包在SBIOS或是放在EC Controller裡面兩種格式。
如果真的要K流程，應該是去看EC Spec跟ICH Spec吧...
當EC 收到power event (指power button的動作後...), 會根據目前系統的狀態來決定是否要開某些電源...For example, 當系統處於s3(suspend)的狀態時, 當user按下power button後, EC 會發一個訊號給南橋, 然後EC 會wait for SUSB and SUSC 的訊號assert. 然後開 main power的電(我指的是非suspend的power)...但是詳細的動作應該各家都不太一樣才對. 而且這些spec都是各公司的knowhow
[我所知道的BIOS]->[系統架構] 2
任何 firmware 都有相對應的硬體;也唯有深入瞭解硬體,才能寫出好的 firmware ! (當然,對 programming language 很熟,有技巧的的人可以寫出好的 firmware,但是,另一個層面是:對硬體很瞭解,所以所寫的firmware 與 H/W 搭配良好,這也是另一種值得追求的地步)
BIOS 就是 "主機板的 F/W". 所以,它的對象就是主機板上的所有 devices. (為了後續的解說,我只列出一些,其他的坊間書上都可找到)
- [CPU]
=> central process unit. 依架構不同有分 Intel or AMD cpu. 其工作之一是: fetch code->decode it->fetch operands->calculate->store result.
- [North bridge]
=> 即俗稱的北橋. 常見的 Intel 945/P/G,965 等是其北橋晶片代號. 它可以約略區分成四個 blocks(H/W view)
1. Host interface: 即 與 CPU interface 的部分.
2. DRAM interface: 即與 DRAM interface的部分
3. Display interface: 即與 AGP/PCIe VGA interface的部分
4. Link interface: 即與 South bridge(南橋) interface的部分
簡單說,North bridge的功能是: Host block 承接 CPU 所 issue 的 cycle, 辨認(identify),並且將之 forward至 "正確的接收者" ( Ex. DRAM block, display block, or Link block )
所以,它像交通警察一樣,接收中央的命令,將來自四面八方的車流引導至正確的地方,讓整個城市的各部分各角落可以相互交流無虞.
-[South bridge]
=> 及俗稱的南橋. 常見的 Intel ICH7/8為其南橋晶片代號. 它"可能"包含以下的 blocks:
1. Link interface: 即呼應北橋的部分.
2. PCI block: 處理 PCI request部分(即 implement PCI spec H/W part)
3. ACPI block: implement ACPI H/W part
4. USB
5. Audio
6. SATA(AHCI)
7. ...
所以, 南橋裡面包含許多我們常見的名詞, USB/1394/SATA/HDA/TPM/PCIE...等
-[BIOS ROM]
=> 儲存 BIOS image的device. 常見的有 ISA ROM/LPC ROM/SPI ROM. 編譯出來的 BIOS binary file透過燒錄器或是 flash tool 燒錄到此 ROM中. 內容是0101...的 binary code
所以,總結來說: BIOS code被CPU fetch, 經過 decode後, 會轉發給NB.NB接到後也會自行decode 此 request;若是 與 DRAM有關的,則 forward to DRAM block;若與 display有關,則forward to display block;若是與 PCI有關的,則將之轉發給 SB(透過兩者中間的Link),請SB再找適合的人 Ex. USB, SATA, or 1394 controller ! ( 別忘了 PCI H/W是在SB裡...)
以上依序所講到的 CPU->NB->SB->ROM,將在後面的敘述中用來說明一些觀念及flow.
Summary:
1. BIOS可以說是 chipset's driver !!!
2. CPU所 issue 的 cycle會先抵達NB,由NB判定是給誰的;若不是 for DRAM or display,則會再轉發給SB,由它判定是要給誰的
BIOS 就是 "主機板的 F/W". 所以,它的對象就是主機板上的所有 devices. (為了後續的解說,我只列出一些,其他的坊間書上都可找到)
- [CPU]
=> central process unit. 依架構不同有分 Intel or AMD cpu. 其工作之一是: fetch code->decode it->fetch operands->calculate->store result.
- [North bridge]
=> 即俗稱的北橋. 常見的 Intel 945/P/G,965 等是其北橋晶片代號. 它可以約略區分成四個 blocks(H/W view)
1. Host interface: 即 與 CPU interface 的部分.
2. DRAM interface: 即與 DRAM interface的部分
3. Display interface: 即與 AGP/PCIe VGA interface的部分
4. Link interface: 即與 South bridge(南橋) interface的部分
簡單說,North bridge的功能是: Host block 承接 CPU 所 issue 的 cycle, 辨認(identify),並且將之 forward至 "正確的接收者" ( Ex. DRAM block, display block, or Link block )
所以,它像交通警察一樣,接收中央的命令,將來自四面八方的車流引導至正確的地方,讓整個城市的各部分各角落可以相互交流無虞.
-[South bridge]
=> 及俗稱的南橋. 常見的 Intel ICH7/8為其南橋晶片代號. 它"可能"包含以下的 blocks:
1. Link interface: 即呼應北橋的部分.
2. PCI block: 處理 PCI request部分(即 implement PCI spec H/W part)
3. ACPI block: implement ACPI H/W part
4. USB
5. Audio
6. SATA(AHCI)
7. ...
所以, 南橋裡面包含許多我們常見的名詞, USB/1394/SATA/HDA/TPM/PCIE...等
-[BIOS ROM]
=> 儲存 BIOS image的device. 常見的有 ISA ROM/LPC ROM/SPI ROM. 編譯出來的 BIOS binary file透過燒錄器或是 flash tool 燒錄到此 ROM中. 內容是0101...的 binary code
所以,總結來說: BIOS code被CPU fetch, 經過 decode後, 會轉發給NB.NB接到後也會自行decode 此 request;若是 與 DRAM有關的,則 forward to DRAM block;若與 display有關,則forward to display block;若是與 PCI有關的,則將之轉發給 SB(透過兩者中間的Link),請SB再找適合的人 Ex. USB, SATA, or 1394 controller ! ( 別忘了 PCI H/W是在SB裡...)
以上依序所講到的 CPU->NB->SB->ROM,將在後面的敘述中用來說明一些觀念及flow.
Summary:
1. BIOS可以說是 chipset's driver !!!
2. CPU所 issue 的 cycle會先抵達NB,由NB判定是給誰的;若不是 for DRAM or display,則會再轉發給SB,由它判定是要給誰的
[我所知道的BIOS]->[前言] 1
本身從事BIOS相關工作已經六年了;今年由於生涯規劃,決定暫時(?)離開BIOS而轉做其他工作;即使如此,對於 BIOS仍是有著極大的興趣以及期待. 從小就是喜歡做整理以及分享的人,所以最近有個衝動是:何不將自己所知道的整理一下,並將之POST出來,讓更多對BIOS有興趣的人可以有點深入的瞭解BIOS? 也讓版上的諸多前輩可以提出指教及批評,進而糾正我的一些觀念 ? 基於這樣的想法,我選擇了這裡來作為我這個念頭付諸實現的地方,請大家多多挹注,多多指教,多多批評 ! 歡迎任何的建議 ^_^
首先要說明的是,我覺得BIOS在台灣可以分成三類的人:(自己的分法,僅供參考)
1. 撰寫BIOS kernel的人
2. 撰寫chipset code的人
3. 撰寫 OEM code的人
我是屬於第二類的人,所以我的觀點(view point)也是從chipset出發 ! 對於第一及第三類,我的接觸不多 !
要先這樣說明的原因是:有些問題我無法回答或 comment,因此,就有賴版上諸位的幫忙了(if available)
還有,我本身是撰寫某一家BIOS(A, P, or M)的,所以會幾乎以該家的所教給我的 flow/information 來敘述事情;當然,我會盡量抽離這種成分來敘述,讓大家瞭解 "事情的本質即可 "...若有偏頗之處仍須請大家包涵...
最後,我所撰寫的幾乎是親身經歷的 information,因此,不會有天馬行空的想像(不過,做BIOS仍是需要想像力的...^_^...) 若有錯誤,那應該是我的經驗不足,或是我的經驗有誤,還是要請大家指正囉 !
就這樣...
liaoo
~轉載自程式俱樂部討論區~
首先要說明的是,我覺得BIOS在台灣可以分成三類的人:(自己的分法,僅供參考)
1. 撰寫BIOS kernel的人
2. 撰寫chipset code的人
3. 撰寫 OEM code的人
我是屬於第二類的人,所以我的觀點(view point)也是從chipset出發 ! 對於第一及第三類,我的接觸不多 !
要先這樣說明的原因是:有些問題我無法回答或 comment,因此,就有賴版上諸位的幫忙了(if available)
還有,我本身是撰寫某一家BIOS(A, P, or M)的,所以會幾乎以該家的所教給我的 flow/information 來敘述事情;當然,我會盡量抽離這種成分來敘述,讓大家瞭解 "事情的本質即可 "...若有偏頗之處仍須請大家包涵...
最後,我所撰寫的幾乎是親身經歷的 information,因此,不會有天馬行空的想像(不過,做BIOS仍是需要想像力的...^_^...) 若有錯誤,那應該是我的經驗不足,或是我的經驗有誤,還是要請大家指正囉 !
就這樣...
liaoo
~轉載自程式俱樂部討論區~
PCI IRQ Routing Table Specification
~~~轉載請註明出處~~~by 小華的部落格
在x86歷史的演進中，有很多的BIOS工程師對於PCI IRQ Routing Table還是搞不清楚，我剛入行的時候也是一樣，對於這個東西一點概念都沒有，只知道是因為IRQ#不夠用，所以才需要去繞線(Routing)。
[為何要繞? 背景是什麼?]
依照我自己研究出來的歷史，我發現可能的原因是因為PCI設備越來越多，然後當時的中斷控制器是串聯的8259A，所以只有IRQ0~IRQ15可以用，且IRQ2已經連接 "僕8259" (第二顆中斷控制器)，所以剩下來15支IRQ#可以用，但是又因為x86系統在早期的設計中，有些IRQ#已經分配給固定的設備使用，所以剩下來沒幾支可以用，可是設備又那麼多，所以如何去分配剩下來的IRQ就是大家討論的話題。
[IRQ繞線的歷史發展]
依照我查到的資料，早期的作業系統Windows 95年代左右，PCI設備要使用哪一支IRQ中斷線是靠PCI卡上面的"跳線"去控制，所以有可能會因為兩個PCI設備跳同一支"IRQ#"而造成衝突導致當機或是藍底白字。
後來改用BIOS Setup Menu內去控制，也就是可以進去BIOS設定畫面去設定IRQ分配。
因此為了解決PCI設備越來越多，但是IRQ不夠用的情況，所以微軟找上的晶片廠商也就是Intel合作開發PIRQ Route Controller，簡單說就是微軟想在他的作業系統上面支援"共享IRQ中斷架構"的驅動程式，但是需要硬體配合，因此定義了PCI IRQ Routing Table來規範硬體線路要怎樣繞線，且需要BIOS支援哪些資訊。
[為什麼是PCI設備而不是ISA設備?]
因為當時PCI Bus取代了傳統的周邊匯流排，所以PCI設備橫行，且設備需要服務就是透過中斷請求線IRQ#請求服務，對於OS端來說，這個服務就是驅動程式，至於CPU如何把控制權交給OS，則是靠IDT (interrupt Description Table)，相關詳細資料請看Windows核心說明。
[跟DOS有關嗎?]
應該是無關，除非你在DOS下替你的PCI設備寫了一個驅動程式，或是你的PCI設備在DOS模式下要工作，不過應該也是沒啥機會這樣做吧，所以PIRQ Routing都是針對Windows作業系統而言，因為與設備驅動程式管理有關。
[Windows 作業系統的改變]
對於微軟自己定義的規範中，他最希望的就是能夠共享IRQ，所以在作業系統的改變就是要能分辨是哪個PCI Device透過IRQ發出請求，這是因為可能有好幾個PCI 設備都用同一支IRQ#中斷請求，所以OS 必須要能夠讓正確的驅動程式去服務發出中斷的設備，因此在撰寫OS 端的 Driver 時有了新的規範(針對共享IRQ的驅動程式有其規範)。
[Chipset的改變]
起先為了微軟的規範，Inetl 在南橋ICH上面多了幾支接腳(PIRQA~PIRQD)，這幾支接腳又有對應的暫存器可以組態他們，例如下面範例：
PIRQA Register 60h bit3:0 <--PIRQA那隻接腳的設定暫存器在LPC Reg60h，其中bit3:0定義如下
=================================================================================
IRQ Routing — R/W. (ISA compatible.)
Value IRQ
0000b Reserved
0001b Reserved
0010b Reserved
0011b IRQ3
0100b IRQ4
0101b IRQ5
0110b IRQ6
0111b IRQ7
...
由上面範例可以看出每支PIRQ接腳都可以用"軟體"設定的方式橋接到IRQ#的任何一支。
也由於上面範例我們可以知道，OS 必須"先知道哪些IRQ可以被使用" 還有"哪些IRQ已經被使用"，因為OS本身有自己配置IRQ#的演算方式，因此必須要先知道這些資訊，才有辦法去對PIRQ#繞線。
[BIOS的支援]
所以BIOS要提供"PIRQ Routing Table"給作業系統，然後OS就可以得到這些資訊，但是又因為OS版本不同(Win95/Win95/Win2000/WinXp or Acpi OS/non-ACPI OS..等分類)，所以透過的傳遞管道也不同。
[後來的演變]
隨著PCI設備越來越多PIRQ只有4支接腳已經不夠用，所以後來擴充到8支，分別是PIRQA~PIRQH。
至今2007，OS 與 Intel 在這部份的演變也越來越複雜，因為後來的Intel 提出了新一代的中斷控制器APIC，所以在南橋ICH內就分成了兩種中斷控制器PIC與I/O APIC兩種，又因為OS演變成ACPI OS，所以原先PCI IRQ Routing Table Spec內所描述的方式就變成了ACPI Spec內的方式，簡單說就是BIOS傳遞PIRQ Routing方式也從Legacy OS方式演變成ACPI Mode方式(原本Table放在記憶體，現在改放在ASL Code)。
另外由於南橋ICH有兩種PIC，所以進入ACPI OS時是採用Legacy PIC mode 還是APIC mode 也會影響BIOS提供PIRQ Routing Table的方式，所以在ACPI Mode 底下又分成APIC Mode方式或是Non-APIC Mode(PIC Mode)方式。
~~~轉載請註明出處~~~by 小華的部落格
[結論]
PIRQ#是南橋上面的接腳，連接到PCI 的INTA#~INTD#，原本INTA#~INTD#應該直接接到PIC上面的IRQ#接腳，但是因為IRQ#不夠用，所以微軟才與Intel合作，多做了幾支接腳出來，然後用軟體方式去配置這些多出來的接腳PIRQ#要繞線到哪個IRQ#，且作業系統的驅動程式可支援共享IRQ中斷，所以在Chipset 端把這種機制稱之為PIRQ Route Controller (具有PIRQ繞線功能的控制器，也就是某某一代的南橋開始把這個功能整合進去南橋晶片內)。
而BIOS所扮演的角色就是提供PIRQ Routing Table，這個Table的結構如同微軟的PCI IRQ Routing Table的規範，而當系統演變到ACPI 後，BIOS也改變了提供Table的方式，也就是改遵循ACPI Spec內的規範去提供這些資訊。
上述這些資訊只是我整理的筆記的一部分概要，詳細內容可以參考相關資料說明，畢竟我也是花了一個多星期的時間才整理出整個PIRQ的歷史，是對是錯我也不清楚，畢竟過去的架構我來不及參與，只能就我收集到的資料作一個描述，如有誤請先進指教。 ~~~轉載請註明出處~~~by 小華的部落格
[後記]
1)當ACPI OS 系統處在APIC Mode的時候，PIRQA~PIRQH會直接對應在APIC 的IRQ16~IRQ23而不需要繞線。
2)APIC 目前可提供的中斷請求線有 IRQ0~IRQ255 ，目前只使用IRQ0~IRQ23
3)APIC 前面的IRQ0#~IRQ15對應到PIC的IRQ0~IRQ15
4)PIRQ Routing 是指: IRQ不夠用才需要透過PIRQ Routing Controller繞線，所以只針對PIC，而APIC模式則不需要繞線。
4)APIC Mode只需要描述哪些PCI Device共用了哪些PIRQ線。
5)non-APIC mode則需要描述哪些PIC的IRQ#可以被使用，描述的內容如同PCI IRQ Routing Table，差別在於用ASL Code描述
6)APIC有分成Local APIC與I/O APIC，這邊所提到的都是指I/O APIC。
[Reference]
http://www.microsoft.com/whdc/archive/pciirq.mspx
http://www.microsoft.com/taiwan/whdc/system/CEC/ACPI-MP.mspx
http://www.google.com
[補充資料]
VGA IRQ的配置
早期VGA卡還在ISA時代的時候, 透過BIOS啟動系統時, 會得到interrupt 第一順位, 而且有固定存取區域在UMB(Upper Memory Black)裡頭與系統相對印; 在PnP時代, BIOS系統直接在啟動系統時給予IRQ#編號, 無論你是AGP or PCI都變成由BIOS指定位置, 而不再像ISA時代需要跟其他人搶系統控制權.
順便一提的是, MS系統推出雙螢幕(Dual VGA)的概念的時候, 一些VGA-BIOS沒規劃好的顯示卡就出現問題. 因為在BIOS啟動系統的時候, 會依照設定順序尋找開機起始用的顯示卡(預設是PCI), 結果因為有兩張PCI顯示卡(或者主機板的晶片採用SIS55xx系列, VIA早期586時代晶片都有這種現象), 反而推選不出一個可以啟動的System VGA, 變成必須在佈線的時候強制規定哪邊是佔用較高優先權的現象...
到了AGP時代, 變成系統直接佔用, 不再有IRQ衝突的事情.....對廠商對BIOS規劃人員也變得比較簡單點了....
display card在古老時代是不需要IRQ的,當時diplay card本身不過是被動式的介面,顯示記憶體都是由CPU來控制寫入或讀出與搬移(如HOYO兄所說),所以那時就是單純的使用 Linear address mapping 來處理,而遇到較大而複雜的畫面記憶體處理時,就用視訊記憶體頁切換來應付,然而隨著顯示的需求越來越複雜,VGA card和CPU間的溝通需求也越來越多,VGA本身也搭載了功能強大的GPU,可算是一個小的專門處理影像的CPU了.這時候 VGA Card不再是一個只會聽CPU命令的單元了,它開始會對CPU提出要求,以進行一些需要取用北橋資源的動作,此時就需要IRQ來做"舉手發言".
目前市面上仍然有一些VGA是不需要IRQ的,但並不代表它們不是高階顯示卡,而是視廠商所使用的技術而定.
一般的 VGA IRQ 預設大都在IRQ 11，除非有佔用系統會自動轉到別的IRQ...
PIRQ配置演算法(4 支PIRQ的時候)
PCI SLOT 中斷共有四個
INT a/b/c/d
一般的接法是
Slot1 a/b/c/d 接到南橋 a/b/c/d
Slot2 a/b/c/d 接到南橋 b/c/d/a
Slot3 a/b/c/d 接到南橋 c/d/a/b
Slot4 a/b/c/d 接到南橋 d/a/b/c
而卡上 通常是從 int a 接起
所以兩片使用一個中斷的PCI 卡會變成個別接到 int a / int b, 而不會通通都接到int a 了
PCI 要求裝置的中斷要共享，唯一缺點就是 "共享的部分" 要多消耗一些程式碼去確定中斷是給誰的
另有一些ON BOARD 的裝置已經固定接到其中的一些中斷訊號線上了，看看主機板說明書上有沒有寫
這樣你就可以知道INT a/b/c/d 哪些是完全可以獨立運作的。
中斷經過IRQ Routing table 去轉成我們常說的中斷號碼 IRQ# 這個在BIOS中可以設定，也可以自動配置。如果有獨立中斷的SLOT 就可以拿來用在IDE Card/SCSI Card這種講究效能的裝置上。
另外就是給一些卡使用，因為這些卡的驅動程式不肯跟別人分享中斷，如果分享就不肯工作。
還有一種卡和別人分享就容易當機。
有一些ISA 規格的裝置一定會佔用固定的中斷，如果不用可以DISABLE，不過 PCI 還是只有四個給你的SLOT用空再多也沒用要分享的依舊要分享
irq-0 Timer
irq-1 Keyboard
irq-2 Cascade
irq-3 Com2
irq-4 Com1
irq-7 LPT1
irq-8 RTC
irq-12 PS/2
irq-13 FPU
irq-14 IDE1
irq-15 IDE2
大部分的VGA 都沒有配中斷，另外 Win2k ACPI 會把IRQ routing table 通通都設成同一個中斷號碼 沒辦法改 效能會降低 因為每個PCI卡的驅動程式都會檢查一遍 看看是不是自己的中斷，每次也只會有一個說是他的中斷這在高速裝置是很糟糕的。
在x86歷史的演進中，有很多的BIOS工程師對於PCI IRQ Routing Table還是搞不清楚，我剛入行的時候也是一樣，對於這個東西一點概念都沒有，只知道是因為IRQ#不夠用，所以才需要去繞線(Routing)。
[為何要繞? 背景是什麼?]
依照我自己研究出來的歷史，我發現可能的原因是因為PCI設備越來越多，然後當時的中斷控制器是串聯的8259A，所以只有IRQ0~IRQ15可以用，且IRQ2已經連接 "僕8259" (第二顆中斷控制器)，所以剩下來15支IRQ#可以用，但是又因為x86系統在早期的設計中，有些IRQ#已經分配給固定的設備使用，所以剩下來沒幾支可以用，可是設備又那麼多，所以如何去分配剩下來的IRQ就是大家討論的話題。
[IRQ繞線的歷史發展]
依照我查到的資料，早期的作業系統Windows 95年代左右，PCI設備要使用哪一支IRQ中斷線是靠PCI卡上面的"跳線"去控制，所以有可能會因為兩個PCI設備跳同一支"IRQ#"而造成衝突導致當機或是藍底白字。
後來改用BIOS Setup Menu內去控制，也就是可以進去BIOS設定畫面去設定IRQ分配。
因此為了解決PCI設備越來越多，但是IRQ不夠用的情況，所以微軟找上的晶片廠商也就是Intel合作開發PIRQ Route Controller，簡單說就是微軟想在他的作業系統上面支援"共享IRQ中斷架構"的驅動程式，但是需要硬體配合，因此定義了PCI IRQ Routing Table來規範硬體線路要怎樣繞線，且需要BIOS支援哪些資訊。
[為什麼是PCI設備而不是ISA設備?]
因為當時PCI Bus取代了傳統的周邊匯流排，所以PCI設備橫行，且設備需要服務就是透過中斷請求線IRQ#請求服務，對於OS端來說，這個服務就是驅動程式，至於CPU如何把控制權交給OS，則是靠IDT (interrupt Description Table)，相關詳細資料請看Windows核心說明。
[跟DOS有關嗎?]
應該是無關，除非你在DOS下替你的PCI設備寫了一個驅動程式，或是你的PCI設備在DOS模式下要工作，不過應該也是沒啥機會這樣做吧，所以PIRQ Routing都是針對Windows作業系統而言，因為與設備驅動程式管理有關。
[Windows 作業系統的改變]
對於微軟自己定義的規範中，他最希望的就是能夠共享IRQ，所以在作業系統的改變就是要能分辨是哪個PCI Device透過IRQ發出請求，這是因為可能有好幾個PCI 設備都用同一支IRQ#中斷請求，所以OS 必須要能夠讓正確的驅動程式去服務發出中斷的設備，因此在撰寫OS 端的 Driver 時有了新的規範(針對共享IRQ的驅動程式有其規範)。
[Chipset的改變]
起先為了微軟的規範，Inetl 在南橋ICH上面多了幾支接腳(PIRQA~PIRQD)，這幾支接腳又有對應的暫存器可以組態他們，例如下面範例：
PIRQA Register 60h bit3:0 <--PIRQA那隻接腳的設定暫存器在LPC Reg60h，其中bit3:0定義如下
=================================================================================
IRQ Routing — R/W. (ISA compatible.)
Value IRQ
0000b Reserved
0001b Reserved
0010b Reserved
0011b IRQ3
0100b IRQ4
0101b IRQ5
0110b IRQ6
0111b IRQ7
...
由上面範例可以看出每支PIRQ接腳都可以用"軟體"設定的方式橋接到IRQ#的任何一支。
也由於上面範例我們可以知道，OS 必須"先知道哪些IRQ可以被使用" 還有"哪些IRQ已經被使用"，因為OS本身有自己配置IRQ#的演算方式，因此必須要先知道這些資訊，才有辦法去對PIRQ#繞線。
[BIOS的支援]
所以BIOS要提供"PIRQ Routing Table"給作業系統，然後OS就可以得到這些資訊，但是又因為OS版本不同(Win95/Win95/Win2000/WinXp or Acpi OS/non-ACPI OS..等分類)，所以透過的傳遞管道也不同。
[後來的演變]
隨著PCI設備越來越多PIRQ只有4支接腳已經不夠用，所以後來擴充到8支，分別是PIRQA~PIRQH。
至今2007，OS 與 Intel 在這部份的演變也越來越複雜，因為後來的Intel 提出了新一代的中斷控制器APIC，所以在南橋ICH內就分成了兩種中斷控制器PIC與I/O APIC兩種，又因為OS演變成ACPI OS，所以原先PCI IRQ Routing Table Spec內所描述的方式就變成了ACPI Spec內的方式，簡單說就是BIOS傳遞PIRQ Routing方式也從Legacy OS方式演變成ACPI Mode方式(原本Table放在記憶體，現在改放在ASL Code)。
另外由於南橋ICH有兩種PIC，所以進入ACPI OS時是採用Legacy PIC mode 還是APIC mode 也會影響BIOS提供PIRQ Routing Table的方式，所以在ACPI Mode 底下又分成APIC Mode方式或是Non-APIC Mode(PIC Mode)方式。
~~~轉載請註明出處~~~by 小華的部落格
[結論]
PIRQ#是南橋上面的接腳，連接到PCI 的INTA#~INTD#，原本INTA#~INTD#應該直接接到PIC上面的IRQ#接腳，但是因為IRQ#不夠用，所以微軟才與Intel合作，多做了幾支接腳出來，然後用軟體方式去配置這些多出來的接腳PIRQ#要繞線到哪個IRQ#，且作業系統的驅動程式可支援共享IRQ中斷，所以在Chipset 端把這種機制稱之為PIRQ Route Controller (具有PIRQ繞線功能的控制器，也就是某某一代的南橋開始把這個功能整合進去南橋晶片內)。
而BIOS所扮演的角色就是提供PIRQ Routing Table，這個Table的結構如同微軟的PCI IRQ Routing Table的規範，而當系統演變到ACPI 後，BIOS也改變了提供Table的方式，也就是改遵循ACPI Spec內的規範去提供這些資訊。
上述這些資訊只是我整理的筆記的一部分概要，詳細內容可以參考相關資料說明，畢竟我也是花了一個多星期的時間才整理出整個PIRQ的歷史，是對是錯我也不清楚，畢竟過去的架構我來不及參與，只能就我收集到的資料作一個描述，如有誤請先進指教。 ~~~轉載請註明出處~~~by 小華的部落格
[後記]
1)當ACPI OS 系統處在APIC Mode的時候，PIRQA~PIRQH會直接對應在APIC 的IRQ16~IRQ23而不需要繞線。
2)APIC 目前可提供的中斷請求線有 IRQ0~IRQ255 ，目前只使用IRQ0~IRQ23
3)APIC 前面的IRQ0#~IRQ15對應到PIC的IRQ0~IRQ15
4)PIRQ Routing 是指: IRQ不夠用才需要透過PIRQ Routing Controller繞線，所以只針對PIC，而APIC模式則不需要繞線。
4)APIC Mode只需要描述哪些PCI Device共用了哪些PIRQ線。
5)non-APIC mode則需要描述哪些PIC的IRQ#可以被使用，描述的內容如同PCI IRQ Routing Table，差別在於用ASL Code描述
6)APIC有分成Local APIC與I/O APIC，這邊所提到的都是指I/O APIC。
[Reference]
http://www.microsoft.com/whdc/archive/pciirq.mspx
http://www.microsoft.com/taiwan/whdc/system/CEC/ACPI-MP.mspx
http://www.google.com
[補充資料]
VGA IRQ的配置
早期VGA卡還在ISA時代的時候, 透過BIOS啟動系統時, 會得到interrupt 第一順位, 而且有固定存取區域在UMB(Upper Memory Black)裡頭與系統相對印; 在PnP時代, BIOS系統直接在啟動系統時給予IRQ#編號, 無論你是AGP or PCI都變成由BIOS指定位置, 而不再像ISA時代需要跟其他人搶系統控制權.
順便一提的是, MS系統推出雙螢幕(Dual VGA)的概念的時候, 一些VGA-BIOS沒規劃好的顯示卡就出現問題. 因為在BIOS啟動系統的時候, 會依照設定順序尋找開機起始用的顯示卡(預設是PCI), 結果因為有兩張PCI顯示卡(或者主機板的晶片採用SIS55xx系列, VIA早期586時代晶片都有這種現象), 反而推選不出一個可以啟動的System VGA, 變成必須在佈線的時候強制規定哪邊是佔用較高優先權的現象...
到了AGP時代, 變成系統直接佔用, 不再有IRQ衝突的事情.....對廠商對BIOS規劃人員也變得比較簡單點了....
display card在古老時代是不需要IRQ的,當時diplay card本身不過是被動式的介面,顯示記憶體都是由CPU來控制寫入或讀出與搬移(如HOYO兄所說),所以那時就是單純的使用 Linear address mapping 來處理,而遇到較大而複雜的畫面記憶體處理時,就用視訊記憶體頁切換來應付,然而隨著顯示的需求越來越複雜,VGA card和CPU間的溝通需求也越來越多,VGA本身也搭載了功能強大的GPU,可算是一個小的專門處理影像的CPU了.這時候 VGA Card不再是一個只會聽CPU命令的單元了,它開始會對CPU提出要求,以進行一些需要取用北橋資源的動作,此時就需要IRQ來做"舉手發言".
目前市面上仍然有一些VGA是不需要IRQ的,但並不代表它們不是高階顯示卡,而是視廠商所使用的技術而定.
一般的 VGA IRQ 預設大都在IRQ 11，除非有佔用系統會自動轉到別的IRQ...
PIRQ配置演算法(4 支PIRQ的時候)
PCI SLOT 中斷共有四個
INT a/b/c/d
一般的接法是
Slot1 a/b/c/d 接到南橋 a/b/c/d
Slot2 a/b/c/d 接到南橋 b/c/d/a
Slot3 a/b/c/d 接到南橋 c/d/a/b
Slot4 a/b/c/d 接到南橋 d/a/b/c
而卡上 通常是從 int a 接起
所以兩片使用一個中斷的PCI 卡會變成個別接到 int a / int b, 而不會通通都接到int a 了
PCI 要求裝置的中斷要共享，唯一缺點就是 "共享的部分" 要多消耗一些程式碼去確定中斷是給誰的
另有一些ON BOARD 的裝置已經固定接到其中的一些中斷訊號線上了，看看主機板說明書上有沒有寫
這樣你就可以知道INT a/b/c/d 哪些是完全可以獨立運作的。
中斷經過IRQ Routing table 去轉成我們常說的中斷號碼 IRQ# 這個在BIOS中可以設定，也可以自動配置。如果有獨立中斷的SLOT 就可以拿來用在IDE Card/SCSI Card這種講究效能的裝置上。
另外就是給一些卡使用，因為這些卡的驅動程式不肯跟別人分享中斷，如果分享就不肯工作。
還有一種卡和別人分享就容易當機。
有一些ISA 規格的裝置一定會佔用固定的中斷，如果不用可以DISABLE，不過 PCI 還是只有四個給你的SLOT用空再多也沒用要分享的依舊要分享
irq-0 Timer
irq-1 Keyboard
irq-2 Cascade
irq-3 Com2
irq-4 Com1
irq-7 LPT1
irq-8 RTC
irq-12 PS/2
irq-13 FPU
irq-14 IDE1
irq-15 IDE2
大部分的VGA 都沒有配中斷，另外 Win2k ACPI 會把IRQ routing table 通通都設成同一個中斷號碼 沒辦法改 效能會降低 因為每個PCI卡的驅動程式都會檢查一遍 看看是不是自己的中斷，每次也只會有一個說是他的中斷這在高速裝置是很糟糕的。
訂閱：
文章 (Atom)